Вычислительное устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИН 6 19) 06 С 7 ПИСАНИ РЕТЕН ТОРСКОМУ СВ ЕЛЬСТВУ-1 пх) и+ гарифмичед 1 п 1(1 п г 1 п у. ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИПРИ ГКНТ СССР(46) 23. 04. 89. Бюл, У 1 5 (71) Томский политехнический институт им. СЛ, Кирова(56) Алексенко А.Г. и др. Примене ние прецизионных аналоговых ИС.-М. Радио и связь, 1 981, с. 94-95, рис, 3.16.Авторское свидетельство СССР У 1282163, кл. 6 06 С 7/16,. 1985. (54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к электрическим вычислительным устройст вам и может. быть использовано в аналоговых вычислительных машинах.Целью изобретения является повыше ние быстродействия. Вычислительноеустройство, имеющее входы сигналаделителя 1, сигнала-делимого 2 исигнала-сомножителя 3, выход 4, содержит операционные. усилители5-12, масштабные резисторы 13-30,46,47, логарифмирующие транзисторы31 -34, антилогарифмирующие транзисторы 35-38, токоограничительныерезисторы 39-42, компенсирующиерезисторы 43-45. Устройство позволяет вычислить выражение вида РИзобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.Целью изобретения является повышение быстродействия,На чертеже изображена функциональная схема вычислительного устройства. 10На схеме обозначены вход 1 сигнала-делителя, вход 2 сигнала-делимого, вход 3 сигнала-сомножителя,выход 4, с первого по восьмой операционные усилители 5-12, с первого 15по восемнадцатый масштабные резисторы 13-30, первый 31, второй 32,третий 33 и четвертый 34 логарифмирующие транзисторы, первый 35, второй 36, третий 37 и четвертый 38 20антилогарифмирующие транзисторы,первый 39, второй 40, третий 41 ичетвертый 42 токоограничительныерезисторы, первый 43, второй 44 итретий 45 компенсирующие резисторы, 25девятнадцатый 46 и двадцатый 47,масштабные резисторы, шина 48 нулевого потенциала,Вычислительное устройство работает следующим образом. 30 Операционные усилители 5 и 6 совместно с масштабными резисторами 13 и 14, логарифмирующим 31 и антилогарифмирующим 35 транзисторами, токоограничительным резистором 39 образуют первый логарифматор отношения. Операционные усилители 9 и 1 0 совместно с масштабными резисторами 22 и 23, .погарифмирующим 33 и 40 антилогарифмирующим 37 транзистооами, токоограничительным резистором 41 образуют второй логарифматор отно" шения, Операционные усилители 7 и 8 совместно с масштабными резисторами 1 5 и 1 6, логарифмирующим 32 и антилогарифмирующим 36 транзисторами, токоограничительным резистором 40 Образуют первый антилогарифмический усилитель . Операционные усилители 11 и 12 совместно с масштабными резисторами 24 и 25, логарифмирующим 34 и антилогарифмирующим 38 транзисторами, токоограничительным резистором 42 образуют второй антилогарифмический усилитель . Масштабные резисторы 1 9, 20, 28 и 29 могут быть заменены потенциометрами для плавного изменения коэффициента деления резистивных делителей, образованных масштабными резисторами 18-30.Напряжение на масштабных резисторах 21 и 30 в статическом режиме равноп(1 п я - 1 п х),где х - сигнал-делитель,к - сигнал-делимое,п - показатель степени.Показатель степениК 2 О КИпК, + К,при условии равенства масштабных резисторов попарно 18 и 27, 19 и 28,20 и 29, 21 и 30,При этом напряжение на переходахбаза - эмиттер логарифмирующих транзисторов 32 и 34 равноп(1 пц -1 пх)+ 1 пу,где у - сигнал-сомножитель .Напряжение на выходе 4)г = (-)х,Вввецение в работу параллельноговычислительного канала со связью сосновным каналом через компенсирующие резисторы позволило обеспечитьработу операционных усилителей основного канала в режиме малого сигнала, что повышает быстродействие.устройства. Малая величина напряжения на базоэмиттерных переходах и вточке соединения пятого 1 7; седьмого19 и восьмого 20 масштабных резисторов позволяет ввести токовый сигнал,пропорциональный выходному сигналуоперационных усилителей дополнительного канала.Ф о р м у л а изобретенияВычислительное устройство, содержащее первый, второй, третий и четвертый операционные усилители, первый и второй масштабные резисторы,первый вывод первого масштабного резистора является входом сигнала-делителя устройства, входом сигнала"делимого которого является первыйвывод второго масштабного резистора,вторые выводы первого и второго масштабных резисторов подключены к инвертирующим входам соответственнопервого и второго операционных усилителей, третий масштабный резистор,первый вывод которого подключен кинвертирующему входу третьего операционного усилителя, четвертый мас 1474687штабный резистор, первый вывод которого является входом сигнала-сомножителя устройства, второй вывод четвертого масштабного резистора со 5 единен с инвертирующим входом четвертого операционного усилителя,первый ивторой логарифмирующие транзисторы, первый и второй антилогарифмирующие транзисторы, к инвертирующе-.му входу первого операционного усилителя подключен коллектор первого антилогарифмирующего транзистора, эмиттер которого соединен с эмиттером первого логарифмирующего тран эистора и через первый токоограничительный резистор соединен с выходом второго операционного усилителя, к инвертирующему входу которого подключен коллектор первого логарифми О рующего транзистора, эмиттеры второго логарифмирующего и второго антилогарифмирующего транзисторов через второй токоограничительный резистор соединены с выходом четверто го операционного усилителя, к инвертирующему входу которого подключен коллектор второго логарифмирующего транзистора, коллектор второго антилогарифмирующего транзистора 3 р подключен к инвертирующему входу третьего операционного усилителя, базы первого антилогарифмирующего транзистора и второго логарифмирующего транзистора подключены к шине нулевого потенциала, пятый, шестой, седьмой, восьмой и девятый масштабные резисторы, первые выводы пятого, седьмого и восьмого масштабных резисторов соединены между собой, второй вывод пятого масштабного резистора подключен к выходу первого операциончого усилителя, второй вывод седьмого масштабного резистора соединен с базой первого 45 логарифмирующего транзистора и с первым выводом шестого масштабногорезистора, второй вывод которого подключен к шине нулевого потенциала, второй вывод восьмого масштабного резистора соединен с базой второго антилогарифмирующего транзистора и с первым выводом девятого масштабного резистора, второй вывод которого подключен к шине нулевого55 потенциала, пятый, шестой; седьмои и восьмой операционные усилители, десятый и одиннадцатый масштабные резисторы, первые выводы которых соединены с первыми выводами соответственно первого и второго масштабных резисторов, вторые выводы десятого и одиннадцатого масштабныхрезисторов подключены к инвертирующим входам соответственно пятого ишестого операционных усилителей,двенадцатый масштабный резистор,первый вывод которого подключен кинвертирующему входу седьмого операционного усилителя, тринадцатыймасштабный резистор, первый выводкоторого соединен с первым выводомчетвертого масштабного резистора,второй вывод тринадцатого масштабного резистора соединен с инвертирующи входом восьмого операционного усилителя, четырнадцатый масштабный резистор, первый вывод которогоподключен к выходу пятого операционного усилителя, третий и четвертыйлогарифмирующие транзисторы, третийи четвертый антилогарифмирующиетранзисторы, к инвертирующему входупятого операционного усилителя подключен коллектор третьего антилогарифмирующего транзистора, змиттеркоторого соединен с эмиттером третьего логарифмирующего транзистораи через третий токоограничительныйрезистор соединен с выходом шестогооперационного усилителя, к инвертирующему входу которого подключен коллектор третьего логарифмирующеготранзистора, эмиттеры четвертого логарифмирующего транзистора и четвертого антилогарифмирующего транзистора через четвертый токоограничительный резистор соединены с выходомвосьмого операционного усилителя,к инвертирующему входу которого подключен коллектор четвертого логарифмирующего транзистора, коллекторчетвертого антилогарифмирующего транзистора подключен к инвертирующемувходу седьмого операционного усилителя, базы третьего антилогарифмирующего транзистора и четвертого логарифмирующего транзистора подключены к шине нулевого потенциала, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены пятнадцатый, шестнадцатый, семнадцатый, восемнадцатый, девятнадцатый и двадцатый масштабные резисторы, первый, второй и третий компенсирующие резисторы, причем4687 Составитель О. ОтрадновРедактор Н. Бобкова Техред А,Кравчук Корректор М. Васильева Заказ 1897/49 Тираж 667 ПодписноеВНЙИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Ф Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 5 147 первые выводы шестнадцатого и семнадца тог о масштабных ре э ис торов п одключены к второму выводу четырнад" цатого масштабного резистора, второй вывод шестнадцатого масштабного резистора соединен с базой третьего логарифмирующего транзистора и через пятнадцатый масштабный резистор подключен к шине нулевого потенциала, второй вывод семнадцатого масштабного резистора соединен с базой четвертого антилогарифмирующего транзистора и ч.ерез восемнадцатый масштабный резистор подключен к шине нулевого потенциала, первые выводы первого, второго и третьего компенсирующих. резисторов соединены с выходами соответственно пятого, шестого и восьмого операционных усилителей, второй вывод первого компенсирующего резистора соединен с первым выводом пятого масштабного резистора, вторые выводы второго итретьего компенсирующих резисторовсоединены с эмиттерами соответственнопервого и второго логарифмирующихтранзисторов, первые выводы девятнадцатого и двадцатого масштабных 10 резисторов подключены к неинвертирующему входу седьмого операционногоусилителя, второй вывод девятнадцатого масштабного резистора подключенк выходу третьего операционного уси лителя, второй вывод двадцатого масштабного резистора подключен к шиненулевого потенциала, вторые выводытретьего и двенадцатого масштабныхрезисторов соединены с выходом седь мого операционного усилителя, выходкоторого является выходом устройства.