Синтезатор частот

СОЮЗ СОНЕТСНИ 11СОЦИАЛ ИСТИЧЕСНРЕСПУБЛИН 119) (11) 51) ЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИПРИ ГННТ СССР И АВТОРСИОМУ СВИДЕ(56) Авторское свидетельство СССРВ 813677, кл. Н 03 В 19/00, 07.06.7Тирней, Рэйдер, Голд. Цифровыесинтезаторы частоты, - Зарубежнаярадиоэлектроника, 1972, У 3, с.62(54) СИНТЕЗАТОР ЧАСТОТ(57) Изобретение относится к радиотехнике. Цель изобретения - повьппение быстродействия. Синтезатор частот содержит накапливающий суммато 1, сумматор 2 кодов, блоки памяти 3и 9, ЦАП 4, 10 и 16, регулируемыеусилители 5 и 11, фильтры 6 и 12нижних частот, перемножители 7 и 13,сумматор 8, формирователь 14 квадратурных сигналов и формирователь 15кодов сигнала компенсации. В синте"заторе частот путем введения соответствующей амплитудно-фазовой манипуляции сигналов.на выходах фильтров6 и 12 обеспечивается локализацияпереходных процессов на заданном интервале компенсации, что повышаетего быстродействие. Синтезатор поп. 2 ф-лы отличается выполнениемформирователя 15; дана его ил. 1 з.пф-лы, 2 нл.5К Я Изобретение относится к радиотехнике и может быть. использовано в радиосвязи, радиолокации для Формирования дискретной сетки частот,Цель изобретения - повышение быст 5родействия.На фиг. 1 представлена структурнаяэлектрическая схема синтезатора частот;на фиг.2 - пример выполнения формиро вателя кодов сигнала компенсации.Синтезатор частот содержит накапливающий сумматор (НС) 1, сумматор 2кодов, первый блок 3 памяти, первыйцифроаналоговый преобразователь 15(ЦАП) 4, первый регулируемый усилитель 5, первый Фильтр 6 нижних частот, первый перемножитель 7, сумматор8, второй блок 9 памяти, второй ЦАП10, второй регулируемый усилитель 11, 2 Овторой фильтр 12 нижних частот, второй перемножитель 13, формирователь14 квадратурных сигналов, формирователь кодов 15 сигнала компенсациии третий ЦАП 16. При этом формирователь 15 кодов включает в себя первыйрегистр 17 памяти, второй регистр18 памяти, элемент И 19, счетчик20, дешифратор 21, КБ-триггер 22,первый блок постоянной памяти (БПП) 3023, второй БПП 24.Синтезатор частот работает следующим образом,В начальный момент в НС 1, в первый регистр 17 и во второй регистр18 записывается код нулевой частотыК у . Затем на первый вход синтеэаотора частот подается двоичный кодтребуемой частоты, который по импульсу синхронизации запоминается в НС 1. 4 ОВыходной код НС 1 является кодом аргумента Н выборок тригонометрическихфункций Сое(21 п/Н) и Яап (2 Ип/Н),занесенных в первый и второй блокипамяти 3 и 9 соответственно, где и -порядковый номер выборки, и = 0,1,2Н. Дискрет приращения кодааргумента тригонометрических функцийравен 27 К,/Н. С выхода НС 1 код аргумента через сумматор 2 кодов поступает на адресные входы первого 3 ивторого 9 блоков памяти, на выходахкоторых формируются выборки тригоно"метрических Функций. С помощью первого 4 и второго 10 ЦАП эти выборкипреобразуются в аналоговые сигналысо ступенчатой аппроксимацией, а спомощью первого 6 и второго 12 фильтров осуществляется формирование сигналов 8(й) =СоедыС и Б =Ядпдм.На выходе сумматора 8 формируетсяоднополосный сигнал Б ьыхП ььк Соефн+йф) +2 Ч 1, нА; 11 Г-(1-1) 23-1(С-з.0) Сое(КЯе+ ;)при Е, СЕ + д Формирователь 14, первый и второйумножители и сумматор 8 образуютквадратурный модулятор. Для локализации на заданном интервале переходных процессов, возникающих в первомб и втором 12 фильтрах, при переключении частоты на этом интервале осуществляется амплитудно-фаэовая модуляция колебаний, подаваемых на первый 6 и второй 12 Фильтры с помощьюпервого 5 и второго 11 регулируемыхусилителей. А, . - амплитуды на выходах 1первого 5 и второго 11регулирующих усилителей;ц, - начальные фазы на выхо".1дах первого 5 и второго11 регулирующих усилителей;- интервал формированияотсчетов колебаний;- порядок первого 6 и второго 12 Фильтров; .5 ы - сдвиг частоты выходногосигнала синтезатора час" тот;Я= 2 и/Н - дискрет сдвига частоты.Интервал компенсации переходных .процессов кратен периоду колебания тактовой частоты. Количество периодов тактовой частоты, составляющих интервал компенсации, равно порядку первого 6 и второго 12 фильтров. На каждом ь-м периоде колебания тактовой частоты, на интервале компенсации устанавливается определенная амплитуда А; и фаза . , сигналов на1467738 4 входах первого 6 и второго 12 фильт- выборки параметро ивы орки параметров и-го импульса ров, Закон изменения значений А. и1ации следующий тактовыи имчна интервале компенсации для эа- пульс устанавливают на выходе счетчиданного фильтра зависит от предыду- ка 20 код числа и, который дешифрищего и устанавливаемого значении5руется дешифратором 21. Импульс с частоты генерируемого колебания. выхода дешифратора 21 устанавливаетС целью обеспечения на интервале КБ-триггер 22 в нулевое состояние компенсации необходимых параметров и в дальнейшем прохождение тактовых амплитудно-фазовой модуляции колеба импульсов через элемент И 19 запрений код частоты К , записываетсящается. Импульсом с выхода дешифрав первый регистр 17 формирователя тора 21 содержимое первого регистра 15 кодов, Начальным синхроимпульсом 17 заносится во второй регистр 18, счетчик 20 устанавливается в нулевое По коду числа с выхода счетчика 20 состояние, КЯ-триггер 22 по выходу 15 при любых состояниях первого 17 и устанавливается в состояние логичес- второго 18 регистров с выха 11 1ров с выхода первокой 1", что разрешает прохождение го ВПП 23 считывается код единичного тактовых импульсов через элемент коэффициента пере Ат передачипервого И 19 на счетный вход счетчика 20 5 и второго 11 регулируемых усилите- С помощью двух групп кодов адреса 20 лей, а с выхода второго БПП 24 - кус выходов первого 17 и второго 18 левой код фазы ЦЭ базы Ц . Это обеспечиварегистров, подаваемых на адресныевходы первого 23 и второго 24 БПП, Я з(е) на выходах первого 6 и второго выбираются требуемые законы фазовой 12 фильтров дфильтров до записи в синтезатор и амплитудной модуляций сигналов на 25 частот нового кода частоты. выходах первого 4 и второго 10 ЦАП.аким о разом, путем введения со" Мгновенные значения требуемого фа- ответствующей амплитудно-фазовой зового сдвига ч,. выбираются из вто- манипуляции сигналов на выходах перр , венные значенияого БПП 24 а мгно вого 6 и второго 2 фильтров обеспеамплитуды А; выбираются из первого 30 чивается локализация переходных про- БПП 23 по мл шипо младшим адресным разрядам, цессов на заданном интервале компенпоступадцим с выхода счетчика 20. сации, что повышает быстродействиеСчитываемые из второго БПП 24 ко- синтезатора частот. ды ц,поступают на второй вход сумматора 2 кодов, с помощью которого Ф о р м у л а и з о б р е т е н и я осуществляется фазовая модуляция.С выхода первого БПП 23 коды ампли. Синтезатор частот, содержащий туды А; поступают на третийЦАП 16, накапливающий сумматор, последовательгде преобразуются в аналоговый сиг- но соединенные первый блок памяти и нал, с помощью которого производит- первый цифроаналоговый преобразовася синхронное управление коэффициен- тель, последовательно соединенные тами передачи первого 5 и второго 11 второй блок памяти и второй цифроанарегулируемых усилителей. Количество логовый преобразователь, последовазначений А; и ц требуемых длядл тельно соединенные первый фильтр нижполной компенсации переходных п о есРоцес них частот, первый перемножитель сов в первом 6 и вто ом 12 фил тР фильтрах, сумматор, последовательно соединенные равно порядку этихфильтров. Переход- второй фильтр нижних частот и второй ные процессы полностью закаканчиваются перемножитель, выход которого подклюн к второму входу сумматора, а такпо истечении интервала компенсации. чен к второму в Параметры первого компенсирующегоже формирователь квадратурньк сигнаим льса А ипу , ц выбираются из пер- лов, вход которого является входомОвого и второго 24 БПП нулевым высокой частоты синтезатора частот, прохождения на счетнь"20 песчетный вход счетчика ля квадратурных составляющих соеди 55первого тактового импульса из пер- вены соответствен но с вторыми входавого БПП 23 выби аются пар ся параметры вто- ми первого и второго перемножителей, рого импульса компенсампенсации А, а из при этом тактовый, синхронизирующий вто ого БПП 24Р - параметры второго и кодовый входы накапливающего сумма - импульса компенсации ми т.д. После тора являются соответственно тактоектор А,Обручар Заказ 1212/54 Тираж 879 ПодписноеВНИИПИ Государственного комитета по изобретениям и открыти113035, Москва, Ж, Раушская наб., д, 4/ ГКНТ СССР но-издательский комбинат "Патент", г, Ужгород, ул. Гагарина,1 оизводс б 146 вым, синхрониэирующим и кодовым вхо" дами синтезатора, частот, о т л и - ч а ю щ и й с я тем, что, с целью , повышения быстродействия, введены последовательно соединенные формирователь кодов сигнала компенсации, третий цифроаналоговый преобразователь и первый регулируемый усилитель, а также сумматор кодов и второй регулируемый усилитель, вход, управляющий вход и выход которого подключены соответственно к выходу второго цифроаналогового преобразователя, к выходу третьего цифроаналогового преобразователя и к входу второго фильтра нижних частот, вход и выход первого регулируемого усилителя соединены соответственно с выходом пер. вого цифроаналогового преобразователя и с входом первого фильтра нижних частот, кодовый вход первого блока памяти соединен с кодовым входом второго блока памяти и подключен к выходу сумматора кодов, первый и второй входы которого соответственно соединены с выходом накапливающего сумматора и с вторым выходом формирователя кодов сигнала компенсации, тактовый вход, вход синхронизации и кодовый вход которого подключены соответс.твенно к тактовому, синхронизирующему и кодовому входам накапливающего сумматора.2, Синтезатор по п.1, о т л и - ч а ю щ и и с я тем, что формирователь кодовых сигналов компенсациисодержит последовательно соединенныедешифратор, КЯ-триггер, элемент И,счетчик и первый блок постояннойпамяти, а также первый и второй регистры памяти и второй блок постоянной памяти, при этом вход первогорегистра памяти объединен с К-входомКЯ-триггера и установочным входомсчетчика и подключен к входу синхронизации формирователя. кодовых сигналов компенсации, выход дешифраторасоединен с входом второго регистра, ф15 памяти, вход дешифратора объединен. с первым входом второго блока посто.-.янной памяти и подключен к выходусчетчика, вторые входы первого и второго блоков постоянной памяти под 20 ключены к выходу второго регистраПамяти, третий вход первого блокапостоянной памяти объединен с кодовымвходом, второго регистра памяти и стретьим входом второго блока постоян 25 ной памяти и подключен к выходу пер"вого регистра памяти, при этом кодовый вход первого регистра памяти,выход первого блока постоянной памяти и выход второго блока постояннойЗО памяти являются соответственно кодовым входом, первым и вторым выходами формирователя кодов сигналакомпенсации, а второй вход элементаИ является тактовым входом формирователя кодов сигнала компенсации,