Преобразователь двоичного кода во временной интервал

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 4952 А 1 9) 51)4 Н 03 М 182 ПИСАНИЕ ИЗОБРЕТЕН ния,7, регист чающий мульти 14 и элементы установки дис входного кода выходную шину дискретность получаемых н р 8, комм плексор 1 И-НЕ 10,ута ретности 18, шину 20. В пр ременных выходе средство разовани ности 16 этом при 17 набор разности установки д на шине уста управляющих с отсутствии си нала на шинечений равеной частоты н дискретных зн периода такто выходе делителя частоты и промежуточных значений тактовой частоты, а при наличии сигнала на шине 17 возможно получение набора дискретныхзначений, равных сумме периода тактовой частоты на выходе делителя частоты и промежуточных значений тактовой частоты делителя, 1 ил. ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ВТОРСНОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССР У 11938 18, кл. Н 03 М 1/82, 1983.Авторское свидетельство СССРВ 752786, кл. Н 03 М 1/82, 1978. (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОРА ВО ВРЕМЕННОЙ ИНТЕРВАЛ(57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано в программируемых контрольно-измерительных системах, Цель изобретения - расширение области применения за счет воз можности изменения дискретности преобразования. Преобразователь содержи генератор тактовой частоты 1, делитель частоты 2, счетчик 3 импульсов, элементы И-НЕ 4, 5, 6, блок сравнетор 9, вклютриггеры 13,12, 15, шины16, 17, шины19 пуска иобразователеинтервалов,изменяется поначала преобовки дискретгналов ПриИзобретение относится к автоматикеи вычислительной технике и может бытьиспользовано, например, в программируемых контрольно-измерительных уст 5 ройствах.Цель изобретения - расширение области применения за счет возможности изменения дискретности преобразования. 10На чертеже представлена структурная электрическая схема преобразователя,Преобразователь содержит генератор 1 тактовой частоты, делитель 2 частоты, счетчик 3 импульсов, элемент И-НЕ 4, элемент И-НЕ 5, элемент И-НЕ 6; блок 7 сравнения, регистр 8, коммутатор 9, выполненный на элементе И-НЕ 10, мультиплексоре 11, элементе 20 И-НЕ 12, триггерах 13 и 14, элементе И-НЕ 15, а также шины 16 и 17 установки дискретности, шины 18 входного кода, шину 19 пуска и выходную шину 20. 25Устройство работает следующим образом. В исходном состоянии делитель частоты 2, счетчик 3, и триггеры 13 и 30 14 обнулены, на шине 17 присутствует сигнал логического нуля, управляющие входы мультиплексора 11 подключены к шинам 16, на которых присутствуют сигналы, соответствующие выбранной 35 позиции мультиплексора 11, элемент 1 О закрыт нулевым уровнем с выхода триггера 14, счетчик 3 подготовлен к работе в режиме прямого счета посредством поступающего на его вход сиг нала с выхода элемента 12, в регистр 8 по шине 18 введен преобразуемый код.В момент поступления сигнала пуск на вход 19 срабатывает триггер 14, 45 на втором входе элемента 10 появляется разрешающий сигнал и импульсы с выхода генератора 1 начинают поступать на вход делителя частоты 2. На его выходе образуется последователь 50 ность импульсов с периодом Т 1, а на промежуточных выходах с периодами Т 2, Т 2 , , Т 2На выход мультиплексора 11 поступает только одна из выбранных последовательностей импульсов с периодом Т 2. Однако, далее на выход элемента 6 и выход элемента 12 импульсы не проходят, поскольку элемент 6 закрыт по второму входу потенциалом с прямоговыхода триггера 13, а элемент 12 закрыт одновременно по двум входам потенциалами с выхода триггера 13 ишины 17,В то же время на второй вход элемента 4 подан разрешающий сигнал синверсного триггера 13, Последовательность импульсов с периодом Т 1поступает через элемент 5 на входпрямого счета счетчика 3,При достижении момента, когда текущее состояние счетчика 3 совпадетс установленным кодом на регистре 8,на выходе блока совпадения 7 вырабатывается сигнал, от которого триггер13 переключается в состояние " 1".Изменение состояния триггера 13влечет за собой запирание элемента 4и отпирание элемента 6, Изменениясостояния на выходах элементов 12 и15 при этом не происходит.Поступление импульсов с периодомТ 1 с выхода делителя частоты 2 прекратится, и на вход прямого счетасчетчика 3 будут продолжать поступатьимпульсы, но уже с выхода мультиплексора 11 с другим периодом следования. При переполнении счетчика 3сигналом с его выхода триггер 14 переключится в исходное состояние, Наэтом цикл преобразования заканчивается, Временной интервал, полученныйв результате преобразования на выходной шине 20,Тя= НТ 1 + (2 - И) Т 2 = 2 Т 2+К+ И(Т 1 - Т 2),где М - числовой эквивалент двоичного кода;К - количество разрядов счетчика 3,Т 1 - период следования импульсовна выходе делителя частоты 2;Т 2 - период следования импульсовна выходе мультиплексора 11.Ближайшее значение временного интервала при смене преобразуемого кодаравно:кТ, = 2 Т 2 + (И + 1)(Т 1 - Т 2).Беличина дискрета равна разностиТя+ - Тя = Т 1 - Т 2. Например, И =ЗОО, Т 1 = 1 с, Т 2 =- 0,25 с, К = 1 ОТ зоо = 481 сэ Тзо = 481,75 сТмн - Т -- 481,75 - 481 = 0,75 с =Т 1 - Т 2. Дискретность временных интервалов, получаемых на выходе преобразователя, может быть изменена посредством уста 1444952новки до начала преобразования на шинах 16 соответствующих управляющих сигналов, В зависимости от их комбинации может быть выбрано конкретнее значение периода Т 2 (Т 2, , Т 2") . на выходе мультиплексора 11, т,е. возможна установка выбранной величины дискрета Т 1 - Т 2 иэ набора Т 1 - Т 2,,)пТ - Т;, , Т 1 - Т 2 , При зтомр 10 работа преобразователя происходит по рассмотренному алгоритму.Для получения других возможных значений дискретности используется установочный вход 17, для чего на 15 него подается сигнал логической "1",В этом случае изменяется алгоритм работы преобразователя. В исходном . состоянии даже при наличии сигналана шинах 17 состояние выходов элементов 12 и 15 остается прежним.Следовательно, после поступления сигнала "Пуск" на шину 19 работа преобразователя происходит.в рассмотренном порядке. На вход прямого счета 25 счетчика 3 поступают импульсы с выхода делителя частоты 2 с периодом Т 1. В момент совпадения кода на выходах счетчика 3 с установленным кодом в регистре 8 триггер 13 переключается ЗО в состояние "1", На объединенные входы элементов 12 и 15 с прямого выхода триггера 13 поступает "1", в результате чего выход элемента 15 изменяет свое состояние из " 1" в "О", а элемент 12 получает разрешение для прохождения через него импульсов с выхода мультиплексора 11, поскольку два других его входа находятся в состоянии 1. Сигнал логического 0 40 с выхода элемента 15 поступает на вход элемента 5 и запрещает прохождение импульсов как с выхода элемента 4, так и с выхода элемента 6. На входе прямого счета счетчика 3 устанавливается единичный сигнал, переводя тем самым работу счетчика 3 в режим обратного счета. Последовательность импульсов с выхода мультиплек сора 11 с периодом Т 2 через элемент 12 начинает поступать на вход обратного счета счетчика 3. Количествопоступающих импульсов вычитается изчисла ранее накопленных импульсов спериодом Т 1 до наступления момента,когда счетчик 3 достигнет иоуодногосостояния, в результате чего триггер14 переходит в исходное состояние иостанавливает работу преобразователя. В этом случае временной интервалТц = Ы Т + (д + 1)Т 2Т ц, = ( + )Т 1 + (1 + 2)Т 2Т+( - Тн = т + Т 2Здесь также возможна установка выбранной дискретности из набора Т 1 + Т 2, Т + Т 2Т 1 + Т 2 путем подачи управляющих сигналов на мультиплексор 11 по шинам 16,Формула изобретенияПреобразователь двоичного кода во временной интервал, содержащий генератор тактовой частоты, счетчик импульсов, выходы разрядов которого соответственно соединень 1 с первыми входами блока сравнения, вторые входы которого соединены с соответствующими выходами регистра, входы которого являются соответствующими шинами входного кода, коммутатор и первый и второй элементы И-НЕ, о т л ич а ю щ и й с я тем, что, с целью расширения области применения за счет возможности изменения дискретности преобразования,.в него введены делитель частоты, третий элемент И-НЕ, а коммутатор выполнен на первом и втором триггерах, первом, втором и третьем элементах И-НЕ и мультиплексоре, информационные гходы которого подключены к соответствующим первым3выходам делителя частоты, вход которого соединен с выходом первого элемента И-НЕ коммутатора, первый вход которого подключен к выходу генератора тактовой частоты, а второй вход соединен с выходом первого триггера и является выходной шиной, при этом второй выход делителя частоты соединен с первым входом первого элемента И-НЕ, второй вход которого соединен с инверсным выходом второго триггера, а выход подключен к первому входу третьего элемента И-НЕ, выход которого соединен с входом прямого счета счетчика импульсов, выход переполнения которого подключен к первому входу первого триггера, а вход обратного счета - к выходу второго4элемента И-НЕ коммутатора, первый вход которого объединен с первым входом .,третьего элемента И-НЕ коммутатораи является первой шиной установки дискретности, второй вход объе1444952 Составитель В.ВойтовТехред Л,Сердюкова Корректор М.Иаксимпшцнец Редактор И.Сегляник Заказ 6515/57 Тираж 929 Подписное ВНИИПИ Государственного комитета СССР по делам Изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 динен с первым входом второго элемента И-НЕ и вторым входом третьего элемента И-НЕ коммутатора и подключен к прямому выходу второго тригге 5 ра, а третий вход второго элемента Й-НЕ коммутатора объединен с вторым входом второго элемента И-НЕ и подключен к выходу мультиплексора, управляющие входы которого являются со ответствующими вторыми шинами установки дискретности, причем второй итретий входы третьего элемента И-НЕсоответственно соединены с выходомтретьего элемента И-НЕ коммутатораи выходом второго элемента И-НЕ, выход блока сравнения подключен к входу второго триггера, а второй входпервого триггера является шиной пуска,