Устройство для преобразования сигналов с импульсно-кодовой модуляцией в сигналы с дельта-сигма-модуляцией

(9) 03 М 7/36 К АВТ с- Бонч 2 ОСУДАРСТЭЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ОМУ СВИДЕТЕЛЬСТВУ(71) Ленинградский электротехничкий институт связи им. проф. М.АБруевича(56) Авторское свидетельство СССВ 1206963, кл. Н 03 М 7/36, 19841 пСетпаопа 1 СопГегепсе оп Спсайопз, Тогопсо, 1978, ч. 3,р; 45, 3/2-45, 3/5. Кхр. 6.(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯСИГНАЛОВ С ИМПУЛЬСНО-КОДОВОЙ МО дл с1 1Д уг ЦИЕЙ В СИГНАПЫ С ДЕЛЬТА-СИГМА-МОДУЛЯЦИЕЙ(57) Изобретение относится к вычислительнойтехнике и технике связи, Егоиспользование в системах передачиинформации позволяет повысить точность преобразования. Устройство содержит сумматор 1, элементы НЕ 2, 3и буферный регистр 4. Благодаря введению элементов ЗАПРЕТ 5-7, элементаИ 8, элемента ИЛИ 9, элемента 10 эквивалентности и коммутатора 11 уровня сигнала, в устройстве обеспечивается более точное кодирование сигнала ошибки при том же быстродействии.1 ил.1434547 2, еъ 2 5 О, Ос,е,(1,5 Таблица 1 е, -с 1 Изобретение относится к вычислительной технике и технике связи иможет быть использовано в системахпередачи информации,Цель изобретения - повышение точ 5ности преобразования.На чертеже изображена функциональная схема предлагаемого устройства.устройство содержит сумматор 1,первый 2 и второй 3 элементы НЕ, буерный регистр 4, первый 5, второй 6и третий 7 элементы ЗАПРЕТ, элемент1 8, элемент ИЛИ 9, элемент 10 экви,валентности, коммутатор 11 уровнясигнала, информационные. входы 12,тактовый вход 13 и выход 14.Устройство работает следукщим об,:разом,Отсчеты ИКМ-сигнала (сигнала импульсно-кодовой модуляции) поступают,на входы 13, из разрядность равна п,,причем знаковый (старший) разрядотсчетов при подаче на сумматор 1снвертируется элементом НЕ 2.Работа устройства описывается выраже нием е,= е, + Х- с 1,= (1)(е,- с 1) + Х30где е и е, - сигналы на выходахсумматора 1 соответственно в моменты времени ш и ш, которые являются отсчетами сигнала ошибки ДСМ (дельта-сигма-модуляции) сигнал на выходе 14 устройства, который также является сигналом в цепи обратной связи ДСМ, входной сигнал,Пусть входной сигнал имеет иразрядов, включая знаковый, и 1 Х ( 1, Инвертирование знакового разряда первым элементом НЕ 2 означает преобразование сигнала в прямой код. Диапазон изменения сигнала е ошибки согласно (1) делится на три уровня, т.е.0 ( е щ ( 1,5, 1,5 й е,.с 2,5 и е2,5, что приводит к оолее точному кодированию сигнала ошибки, который в ДСМ является проинтегрированным значением сигнала разности входного сигнала Х и аппроксимирующего сигнапа с 1 . Тогда 1,5 ( е, с 2,5 (2) Таким образом, если разбить диапазон изменения сигнала ошибки на три поддиапазона, то и аппроксимирующий сигнал с 1 должен принимать три значения, которые могут быть закодированы не менее, чем двумя разрядами, а не одним, как в прототипе, С другой стороны, желательно, чтобы быстродействие устройства изменилось незначительно, т.е, необходимо не вносить существенной задержки в цепь обратной связи, а именно с выхода регистра 4 на вторые входы сумматора 1.Составим табл. 1 всевозможных значений сигналов на п+1)-ом, и-ом и (п)-ом выходах сумматора 1, с учетом того, что этп разряды имеют соответственно веса, равные 2, 1 и О,5 при 1 Х ( 1. В этой таблице, исходя из (2) запишем значение и значения первых трех разрядов разности е " с 1 с учетом тех же весов. 1 2 3 4 5 6 7 8 и+1 1 1 1 1 О О О 0 1 1 0 О 1 1 0 0 1 О 1 О 1 0 10 2 2 2 1 1 О, О 0п+1 О 0 0 О О О 0 О 110101,00 и. 1 О 1 0 1 0 1 О Из табл, 1 следует, что разность е, , - Ч,может быть получена отбрасыванием (и+1)-го разряда сигнала на выходах регистра 4, сохранением (и). - го разряда и инвертированием п-го разряда для четвертой и пятой коло:с. нок, Таким образом, требуется во-первых, анализируя значения трех старших разрядов е, для комбинаций значений, представленных в четвертой и пятой колонках табл. 1, инвертиро1434547 Таблица 2 и-йвход .сумматора 1 Вход 1 Вход 2 и+1 и и 1 20 О О О О О 1 О 1 О О О О О 1 1 О О 1 О О О О 1 30 О 1 О 1 1 1 О 1 О О О 50 О О вать значение и-го разряда, а вовсех остальных случаях оставлять значение и-го разряда без изменений,во-вторых, необходимо вырабатыватьсигналы управления коммутатором 11,на выходе которого формируется трехуровневый сигнал с ДСМ) в зависимости от значения и . На основаниитабл. 1 легко составить табл. 2 требуемых переключений. Выходы регистра Входы коммута 4 тора 11При этом считается, что управляющие сигналы на входах коммутатора 11 закодированы для различных значений 40 и ) как представлено в табл. 3.Т а б л и ц а 3: ц Вход 1 Вход 2 45 В качестве коммутатоРа 11 УРовня сигнала можно применить любую схему, имеющую три уровня на выходе (например, можно использовать логические элементы, входящие в микросхему типа К 155 ЛП 8 с тремя состояниями на выходе, подключив к ее выходу цепочку из двух одинаковых поспедовательно включенных резисторов, один конец которой соединен с общей шиной, а другой - с источником питания).Следует отметить, что быстродействие устройства оценивается следующим образом: м, шах Г(-з,+ ц) )(лв+- ,;)где ЗУББ- время задержки логическогоблока 6.Из чертежа видно, что С = 3 С , где , - время задержки одного логического элемента. Поскольку, обычно, С( г., то быстродействие устройства практически не изменяется.Таким образом, за счет более точного кодирования сигнала ошибки по.вышается точность преобразования ИЕ 1-сигнала в сигнал с ДСИ. Формула изобретения Устройство для преобразования сигналов с импульсно-кодовой модуляцией в сигналы с дельта-сигма-модуляцией содержащее сумматор, входы первого - (и)-го разрядов первой группы входов которого (и -разрядность входного сигнала) непосредственно, а вход и-го разряда первой группы входов через первый элемент НЕ подключены к соответствующим информационным входам устройства, выходы сумматора соединены с одноименными информационными входами буферного регистра, выходы первого - (и)-го разрядов которого соединены с входами одноименных разрядов второй группы входов .сумматора, выход (и+1)-го разряда буферного регистра подключен непосредственно и через второй элемент НЕ к входам (и+1)-х разрядов соответственно второй и первой групп входов сумматора, тактовый вход буферного регистра является тактовым входом устройства, о т л и ч а ю щ е е - с я тем, что, с целью повышения точности преобразования, в устройство введены коммутатор уровня сигнала,. элемент ИН 1) элемент эквивалентности, элемент И и элементы ЗАПРЕТ) первый запрещающий вход первого и первыи разрешающий вход второго элементов ЗАПРЕТ объединены и подключены кСоставитель О.РевинскийТехред М.Ходанич Корректор О,Кравцова Редактор А.Ренин Заказ 5564/56 Тираж 929 . Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 1 13035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграФическое предприятие, г. Ужгород, ул. Проектная, 4 5 1434547 6 выходу (и)-го разряда буферного ре- мента И и запрещающему входу третьегистра, выход и-го разряда которого го элемента ЗАПРЕТ, второй вход элесоединен с первым входом элемента мента И, разрешающие входы первого эквивалентности вторым запрещающимЭ5и третьего и запрещающий вход второ- входом первого и вторым разрешающим го элементов ЗАПРЕТ объединены и подвходом второго элементов ЗАПРЕТ, вы- ключены к выходу (и+1)-го разряда буходы которых соединены с входами эле- ферного регистра, выход элемента И и Мента ИЛИ, выход которого соединен инверсный выход третьего элемента С вторым входом элемента эквивалент О ЗАПРЕТ соединены соответственно с ости, выход которого подключен к первым и вторым входами коммутатора ходу и-го разряда второй группы урания сигнала, вьщрд которого явля- Входов сумматора, первому нходу эле- ется выходом устройстна,1