Устройство для детектирования многочастотных сигналов

ЛЯ ДЕТЕКТИРОВАНИЯГНАЛО В техни и. Це оустоиинеиных одляд й корреки второй Входноийдя чере Гр СУ СУДАРСТВЕННЫИ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИК АВТОРСКОМУ СВ(57) Изобретение относится передачи дискретной информ изобретения - повышение по чивости за счет коррекции искажений сигнала. В устртижения цели введены фазов тор 1, перемножители 2, 3 запоминающий блок (ЗБ) 13, многочастотный сигнал, проУ 8 Р фазовый корректор 1, поступает на два перемножителя 2 и 3, Выходные сигналы перемножителей суммируются в сум" маторе 4 и поступают на вход многоканального коррелятора 5, в котором осуществляется вычисление козффициентов корреляции с синфазным и квадратурнымопорными сигналами всех частотных подканалов модема, включая и пилот-сигналы. В блоке 6 коэф.корреляции пересчитываются т. обр. чтоб устранить сдвиг фаз между несущими и опорными колебаниями. Анализатор 7 расстройки фазы, многоканальный накопитель 8 и ЗБ 13 формируют сигналы синуса и косинуса смещения фаз для о каждого подканала, а анализатор 10 расстройки частоты совместно с ЗБ 3 формируют опорные сигналы на перемно-жители 2 и 3, осуществляя коррекцию сдвига частоты в канале связи, 1 з.п. фф-лы, 2 ил.Изобретение относится к техникепередачи дискретной информации и может быть использовано в многочастотных устройствах преобразования сигналов (модемах) с амплитудно-фазовой.:модуляцией (АФМ),Цель изобретения - повышение помехоустойчивости за счет коррекциилинейных искажений сигнала, 10Ня фиг. 1 предстанлена структурная электрическая схема предлагаемо 4го устройства;на фиг. 2 - вариантвыполнения фаз 4 вого корректора.Устройство для детектирования 15многочастотных сигналов содержит.(Фиг. 1) фазовый корректор 1, первыйи второй перемножители 2 и 3, сумматор 4, многоканальный коррелятор5, блок 6 вычисления разности Фаз, 20анализатор 7 расстройки Фаз, многоканальный накопитель 8, декодер 9,анализатор 10 рясстройки частоты,.первый запоминающий блок 11, распре-делитель 12 тактовых импульсов и нторой запоминающий блок (ПЗУ) 13.Фазовый корректор 1 содержит(Фиг, 2) оперативный запоминающийблок (ОЗУ) 14, первый и второй перемножители 15 и 1 б, первый и второй 30накопители 17 и 18, первый и второйпостоянные запоминающие блоки (ПЗУ)19 и 20, сумматор 2 1, первый и второйсчетчики 22 и 23,Устройство работает следующим об. разом.Входной цифровой сигнал (Фиг. 1)Я(п), где с = 1/Р - интервал дискретизации, Р - частота дискретизации, и = О, 1, 2,- текущий номер отсчета, последовательно запоминается в оперативном запоминающемблоке (ОЗУ) 14 фазового корректора1 (Фиг, 2), Запись осуществляется поадресам, задаваемым первым счетчиком 22. Разрядность первого и второго счетчиков 22 и 23, число ячеекОЗУ 14 определяется длиной импульсной реакции фазового корректора 1,которую в дальнейшем для упрощения50называют корректирующим сигналом,Для определенности полагаем числоотсчетов корректирующего сигнала равным ИОтсчеты группового сигнала считываются из ОЗУ 14 с тактовой частотойИР, т.е. на каждом такте дискретизации (на интервале времени междудвумя тактами записи н ОЗУ 14) из него считываются все М отсчетов нпоследовательности, задаваемой вторымсчетчиком 23, Суммирование двоичныхсигналов с выходов первого и второгосчетчиков 22 и 23 н сумматоре 21обеспечивает смещение адреса ячейкизаписи и начала считывания, Считанные с частотой Г из ОЗУ 14 И отсчетов группового, сигнала 8(п) последовательно поступают на входы первогои второго перемножителей 15 и 16,Ня вторые входы первого и второго перемножителей 15 и 16 из первого ивторого постоянных запоминающих блоков (ПЗУ) 19 и 20 синхронно поступают И отсчетов соответствующего варианта корректирующего сигнала. Вовтором ПЗУ 20 хранятся отсчеты М вариантон корректирующих сигналов, ан первом ПЗУ 19 - столько же вариантов соответствующих сигналов, преобразованных по Гильберту. Корректирую.щие сигналы из них извлекаются синхронноКорректирующие сигналы расгчитыняются на этапе проектирования,поизвестной методике.Каждый вариант корректирующего сигналя представлен И отсчетами, амплитуды которых записаны числами в двоичном предстянлении Адресация ячеек первого и второго ПЗУ 19 и 20 выбрана таким образом, что старшие двоичные разряды числа М определяют номер варианта корректирующего сигнала,а 1 младших разрядов (где М = 2) задают номер отсчета. В результатеэтого синхронная работа ОЗУ 14 иПЗУ 19 и 20 достигается тем что адресация их ячеек осуществляется одним и тем же вторым счетчиком 23.Значения старших разрядов адреса первого и второго ПЗУ 19 и 20 задают спомощью внешнего сигнала. в зависимости от требуемого шаблона,Результаты перемножений отсчетоввходного сигнала и корректирующихна каждом тактовом интервале суммируются н первом и втором накопителях17 и 18. В дальнейшем сигналом Рсостояние второго счетчика 23 изменяется на единицу, В результате очередной отсчет входного сигнала Б(пГ)записывается в ячейку ОЗУ 14 с новым адресом. Затем вновь считываются все И отсчетов из ОЗУ 14 в порядке, смещенном на единицу относительно предыдущего цикла, и весь описан 1427596( л 40 45 50 55 ный цикл работы фазового корректора 1 повторяется. Сигналы Б(п) и Б к,(пс) с выходов первого и второго накопителей 17 и 18 фазового корректора 1 поступают соответственна на первые входы первого и второго перемножителей 2 и 3 (фиг. 1), в которых последовательно перемножаются с отсчетом цифровых сигналов яхпЯ и сояЮ, считываемых из ПЗУ 13 второго запоминающего блока в соответствии с сигналом управления анализатора 10 расстройки частоты, Выходные сигналы перемнажителей суммируются в сумматоре 4 и поступают на вход многоканального коррелятора 5, в котором осуществляется вычисление коэффициентов корреляции с синфазным и квадратурным опорными сигналами всех частотных подканалов модема, включая и пилот-сигналы:Мо+ нХ= Г Б(п,) язепу пТ (1)ь. йМ +йУк =Я(пс) саянаа 1ОД йоЗатем в блоке 6 вычисления разности фаз коэффициенты корреляции пересчитываются таким образом, чтобы устранить сдвиг Ааз между несущими и опорными колебаниями: Х, = Хсазак - Укя 1 п(р, (2) У= Х я 1 пц + УсоясР к Пересчитанные проекции Х и Ук поступают на входы анализатора 7 расстройки фазь 1, где для каждого подканала производится вычисление расстройки Ааз я.паук = ХУ + УХ, (3) У где Х к и У к - координаты принятогокосигнала после принятия решения.Полученные значения ядп (р усредняются в многоканальном накопителе 8и поступают на первый запоминающийблок 11, задавая адрес ячеек, в которых записаны отсчеты функций яп уи сояд,На вход анализатора 10 расстройкичастоты поступает сигнал проекциипилот-сигнала на квадратурную ось,который пропорционален величине набега фазы пилот-сигнала относительноопорного сигналя за время длительности посылки. Усредненное в анализаторе 10 значение этого сигнала поступает в качестве адреса на:ходя,второго запоминающего блока 13 Всоответствии с этими адресами из нега на каждой посылке извлекаютсяотсчеты Ауккций я(пи саяь, которые поступают ка соответствующиевходы первого и второго перемкажителей 2 и 3, осуществляя коррекциюсдвига частоты в канале связи Формула изобретения 1. Устройство для детектирования многочастотных сигналов, содержащее сумматор и многоканальный коррелятор, тактовые входы и вы.;адь; .:От рого соединены саатветстьекка ; О в ,кими выходами распределится. .-кт, я; , импульсов и с информяцка.-,;.:. ми блока вычисления рявкает:.,:;яэ, выходы которого падключень. к в :дяь:. декодера, выхап катаре.:О я.".л.е-"; ныходом устраиства, к нхадям :,:,я"кз тора расстрайки фяз, выход на;Оро:а соединен с икфармациа пг 1 х -,.". многоканальнага кякапптелл к формационному -:ходу я:.ял з;, стройки частоты, тактовый вО га -рого соединен с другим выхода, распределителя тактовых и 1 л".-.с ". а.:",выходы котарага подключен;1 к ;.:; , ьн. входам многакякальнаго кякапи:.л:т, при этом выходы первого зяпам-чяюще - го блока соединены спрянляю 1;:ь.и входами блока вычисления разкаст, фаз, а вход распределителя тактовых импульсов является тактовым входам устройства, а т л и ч а ю щ е е тем, что, с целью повышения паь 1 ехаустойчивости за счет коррекции ли нейных искажений сигк=-ля, нве,-екы два перемкожителя, второй зяпам;:.ня."щий блок и фазовьп 1 корректор. выходы которого подключены к первым входам гер-. ваго и второго перемкожителей,. вторые входы и выходы которых сае,".;,ены соответственно с выходами второгозапоминающего блока, к входу которо-го подключен выход анализатора рясстройки частоты, и с входами суъь;ято"ра, выход которого подключен к информационному входу мкогаканяльнага коррелятара, причем выход многоканального накопителя соедикен с входам1 ц 27596 2, Устройство по п. 1, о т л и - , ч а ю щ е е с я тем, что фазовый Корректор содержит два счетчика, опе О ративный за оминаюший блок, два перемножителя, два накопителя, два постоянных запоминающих блока и сумматор, первый и второй входы и выход которого соединены соответственно с выходом первого счетчика, с выходом второго счетчика, который подключен к первому входу первого постоянного запоминающего блока, и с первым входом оперативного запоминающего блока, выход которого подключен к первому Р- "11- 13 - М 7"М" ф=г 1ДуЪЫЮ . М."ИИХ.:йГ Составитель А,Москеви Техред М,Дидык Петров Корректор Э.Лончако дактор Заказ ч 8 б Подписноо комитета СССРи открытийнская наб , д, 4/5 Тираж ббО БНК 411 И Государственног по делам изобретений 13035 р Москва, ЖРауиУжгород, ул. Проектн Производственно-пслиграфическое предприятие первого постоянного запоминающегоблока, управляющий и сигнальный входыфазового корректора являются соответСтвенно управляющим и информационнымвходами устройства. входу первого перемножителя, выходкоторого соединен с входом первогонакопителя, и к первому входу второго перемножителя, второй вход и выходкоторого соединены соответственно свыходом первого постоянного запоминающего блока, второй вход которогоподключен к второму входу второгопостоянного запоминающего блока, и свходом второго накопителя-, выход которого и выход первого накопителя являются выходами фазового корректора,сигнальным и управляющим входами которого являются соответственно второйвход оперативного запоминающего блока и второй вход второго постоянногозапоминающего блока, первый вход ивыход которого соединены соответственно с выходом второго счетчика и свторым входом первого перемножителя.