Генератор случайного процесса

(19) И 1) 6 06 Г 7/5 АНИЕ ИЗОБРЕТЕНИЯ инс евич(56) АвтовсВ 391577, клАвторскоВ 517018, кл айл о88.8)ое свС 0 Ю.В.Корже СССР970.ССР974. идетельство Р 1/02, 1 тельство С Р 1/02, 1 вид С 0 ЦЕССА вычис ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ 21) 4114183/24-2422) 02.09,8646) 30,09,88. Бюл. ф 3671) Минский радиотехническ 4) ГЕНЕРАТОР СЛУЧАЙНОГО П7) Изобретение относится тельной технике и может быть использовано для решения задач исследования и оптимизации структуры сложныхсистем. Целью изобретения являетсяповышение точности генератора. Генератор случайного процесса содержитгенератор 1 импульсов, датчик 2 случайных чисел, блок 3 памяти, блок 4управления, счетчик 5, регистры 6,7,делитель частоты 8, реверсивный счетчик 9, преобразователи код-напряжение10, 11, элементы И 12-14, регистр 15,триггер 16, блок 17 пб модулю два.1 зеп, ф-лы 3 илеИзобретение относится к вычислительной технике и может быть использовано при построении моделирующейаппаратуры для решения задач исследо 5ваний и оптимизации структуры сложных систем, для автоматизации испытаний на вибрационные, ударные, электрические и другие виды воздействий.Цель изобретения - повышение точности генератора.На Фиг. 1 изображена структурнаясхема генератора; на фиг. 2 - то же,блока управления; на фиг, 3 - временная диаграмма цикла работы блока управления,Генератор содержит генератор 1 импульсов, датчик 2 случайных чисел,блок 3 памяти, блок 4 управления,счетчик 5, регистры 6,7, делитель 8 20частоты, реверсивный счетчик 9, преобразователи код - напряжение 10, 11,элементы И 12-14, регистр памяти 15,триггер 16, блок 17 сумматоров по модулю два. Блок управления содержит 25формирователь 18 импульсов, триггеры19-22, элементы И 23-24, элемент ИЛИ25.Рассмотрим функционирование устройства на -ом цикле с момента окончания формирования длительности (х)ой паузы. По сигналу переполнения ,из счетчика 5 в этот счетчик заносится код длительности -ай паузы, хра"нившийся в регистре 6, а на выходеблока управления 3 (Фиг, 2), устанавливается единичный потенциал (фиг.3),разрешающий прохождение тактовых импульсов с выхода генератора 1 импульсов через элемент И 12 на информационный вход делителя 8 частоты.КоэФФициент деления делителя 8 частоты задается кодом, хранящимся врегистре 7, и определяет частоту смены состояний реверсивного счетчика9 и соответственно, длительность импульса на выходе устройства. По мере поступления импульсов на входе реверсивного счетчика 9 последний увеличивает свое состояние, котоРое пре образуется преобразователем код-напряжение 10 в непрерывный электрический сигнал, полярность которого определяется состоянием триггера 16.Преобразователь код-напряжение 11усиливает данное напряжение в соответствии с кодом, задающим значениеамплитуды и хранящимся в течение всего времени формирования процесса в регистре 15, Реверсивный счетчик 9 последовательно изменяет свое состояние до максимального, при возникновении сигнала переполнения он переключается на режим обратного счета и последовательно изменяет состояние от максимального до нулевого, Таким образом, в течение времени, когда разрешено поступление импульсов на счетный вход реверсивного счетчика 9, на выходе устройства формируется равнобедренный треугольный импульс, полярность которого равновероятно определена на (1-1)-ом цикле работы устройства, длительность также задана кодом, выбранным из последовательности кодов закона распределения длительностей.При достижении реверсивным счетчиком 9 нулевого состояния на выходе элемента И 14 устанавливается уровень "1",по которому на выходах блока управления 4 (фиг, 2) формируются сигналы согласно временной диаграмме: а - низкий уровень с пятого выхода блока управления 4 запрещает прохождение импульсов с выхода генератора 1 импульсов через элемент И 12, и на выходе устройства сохраняется нулевой уровень, д)- единичный потенциал с пятого выхода блока 4 разрешает прохождение тактовых импульсов через элемент И 13 на счетный выход счетчика импульсов 5, ко- . торый последовательно уменьшает свое состояние на единицу, формируя длительность паузы, Ь)- по двум импульсам с первого выхода блока 4 датчик 2 случайных чисел формирует последовательно два равномерно распределенных случайных числа, задающих адреса блока 3 памяти, ) - импульса.ми с второго и четвертого выходов блока 4 осуществляется последовательное считывание по формируемым датчиком 2 случайных чисел адресам кодов, задающих соответственно значения паузы и длительности импульса на (+1)-ом цикле и внесение этих кодов соответственно в регистры б и 7, а также установка равновероятного состояния триггера 16. При достижении счетчиком 5 нулевого состояния формирование длительности -ой паузы заканчивается,и описанный процесс генерации циклически повторяется.формула и з обр ет ения 1, Генератор случайного процесса, содержащий блок памяти, генератор импульсов, датчик случайных чисел, блок управления, первый вход которого сое - динен с выходом счетчика, первый выход блока управления соединен с входом "Опрос" датчика случайных числе, вто рой выход блока управления соединен с входом синхронизации первого регистра, третий выход блока управления соединен с входом синхронизации второго регистра, делитель частоты, вход которо го соединен со счетным входом ревер сивного счетчика, первый и второй преобразователи код - напряжение, причем выход первого преобразователя код - напряжение соединен с входом 20 задания опорного напряжения второго преобразователя код - напряжение, о т л и ч а ю щ и й с я тем, что, с - целью повышения точности, в него введены три элемента И, регистр памяти, 25 триггер, блок сумматоров по модулю два, причем выход генератора импульсов соединен с первыми входами первого и второго элементов И и с вторым входом блока управления, третий вход 30 которого соединен с выходом третьего элемента И, входы которого соединены с соответствующими разрядными выходами счетчика и первой группой входов блока сумматоров по модулю два, вторая группа входов которого соединена с инверсным выходом триггера, прямой выход которого соединен с входом старшего разряда первого преобразователя код - напряжение, входы младших раз рядов которого соединены с выходами блока сумматоров по модулю два, четвертый выход блока управления соединен с вторым входом второго элемента И, выход которого соединен с информа ционным входом делителя частоты, вход задания коэффициента деления которого соединен с выходом второго регистра, информационный вход которогосоединен с информационным входом 50 первого регистра и с выходом блока памяти, адерсный вход которого соединен с разрядным выходом датчикаслучайных чисел, выход первого разряда которого соединен. с информаци онным входом триггера, вход синхронизации которого соединен с третьимвыходом блока управления и первымвходом чтения блока памяти, второйвход чтения которого соединен с вторым выходом блока управления, пятыйвыход которого соединен со вторымвходом первого элемента И, выход которого соединен со счетным входомсчетчика, вход предварительной установки которого соединен с выходомпервого регистра, выход регистра памяти соединен с информационным входом второго преобразователя код-напряжение, выход которого является выходом генератора,2. Генератор по и, 1, о т л и -ч а ю щ и й с я тем, что блок управления содержит формирователь импульсов, четыре триггера, два элементаИ, элемент ИЛИ, причем выход формирователя импульсов соединен со счетнымвходом первого триггера, прямой вы"ход которого соединен с информационным входом второго триггера, прямойвыход которого соединен со счетнымвходом третьего триггера, прямой выход которого соединен со счетным входом четвертого триггера, инверсныйвыход которого соединен с входом обнуления второго триггера, выход которого соединен с первыми входамипервого и второго элементов И, выхсд второго элемента И соединен спервым входом элемента ИЛИ, выход которого является первым выходом блока,инверсный выход третьего триггерасоединен с вторым входом первого элемента И, выход которого соединен свторым входом элемента ИЛИ и является четвертым выходом блока, инверсный выход первого триггера являетсятретьим выходом блока, выход второгоэлемента И является вторым выходдмблока, прямой выход первого триггера является пятым выходом блока,вход обнуления первого триггера соединен с входом обнуления четвертоготриггера и является первым входомблока, вход синхронизации второготриггера является вторым входом блока, вход формирователя импульсов является третьим входом блока,ор С,Черн 4 акаэ 4853/45 одписно дственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,ТиражНИИПИ Гпо де35, Мос ударственного комим Изобретений и ота, Ж, Раувская ета СССРрытийаб., д. 4/5