Устройство для сравнения чисел с допусками

ОЮЗ СОВЕТСКИХ ОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 141362)4 0 06 Г 7/04 ПИСА БРЕТЕНИЯ А ВТОРСКОМУ СВИ ЕТЕЛЬСТ 9919/24-2410.8607.88, Бюл.Ваврук(57) Изотике и в бретение относится к автом ычислительной технике и мо ет быть использо онтроля и регули в систем св ния для сравнеел с третьим ния разности дв числом. Цель из быстродействия. элементы И 1-8,х чи брет ния - повышениейство содержитсравнения 9 стрхемь ГОСУДАРСТНЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИЙ ЙСТВО ДЛЯ СРАВНЕНИЯ ЧИ и 10, счетчики 11-13, триггеры 14-19,элемент ИЛИ 20, сумматор 21 по модулю два, элемент И-НЕ 22, элементИЛИ-НЕ 23, дешифратор 24, шины 25,26 соответственно первого и второгосравниваемых чисел, входы 27 заданиявеличины допуска, вход 28 тактовыхимпульсов, выходы 29 и 30 неравенства чисел, выходы 31-33 результатасравнения соответственно в пределахдопуска, превышения величины допускаи равенства величине допуска. Сущ-ность изобретения заключается в организации суммирования и вычитания напервом и втором счетчиках, что ускряет процесс приближения чисел, иоперативном формировании признакапревышения величины допуска. Изобретение позволяет повысить быстродействие устройства, 1 ил. 1 табл.Такт работы,ф 0 1 2 3 4 А В 1010 0011 1010 0100 1001 0101 1000 0110 0111 011150В счетчик 13 записываются старшие иразряды величины допуска, в триггер 19 - младший разряд. Счетчик 13 постоянно работает в режиме вычитания, которое происходит только в момент одновременной работы счетчиков 11 и 12 в разных режимах (вычитания и сложения). Дешифратор 24 работает согласно следующим зависимостям; числа в предеИзобретение относится к автомати-,ке и вычислительной технике и можетбьггь использовано в системах контроля и регулирования для сравнения разности двух чисел с третьим числом.Цель изобретения - повышениебыстродействия,На чертеже приведена функциональная схема предложенного устройства. 10Устройство содержит элементы И 1-8,схемы 9 и 10 сравнения, счетчики 1113, триггеры 14-19, элемент ИЛИ 20,сумматор 21 по модулю два, элементИ-НЕ 22, элемент ИЛИ-НЕ 23, дешифратор 524, входы 25,26 соответственно первого и второго сравниваемого числа, входы 27 задания величины допуска, вход28 тактовых импульсов, выходы 29 и30 неравенства чисел, выходы 31-33 20результата сравнения соответственнов пределах допуска, превышения величины допуска и равенства величине допуска.На сумматоре 21 по модулю два фор мируется признак четности (логический"0") и нечетности (логическая " 1")разности чисел, При наличии признаканечеткости содержимое меньшего иэ ссравниваемых чисел (в счетчике 11 или 3012) в первом такте работы увеличивается на +1, а в следующих тактах одновременно идет увеличение меньшего иуменьшение большего из сравниваемыхчисел. При наличии признака четностиидет одновременное увеличение меньшего и уменьшение большего числа, сразуначиная из первого такта работы (прихода первого импульса по шине 28),например: 40А= 1010, В=0011, г=А-В=2 г, +12 х 0011 + 0001 лах допуска 1., = аЬЧ а Ь с Й, равенство чисел величине допуска 1 = а Ь счисла превышают величину допуска1 = а Ьч а ЬсК,где 1 - . соответствующие выходы, а,Ь,с,д - сигналы соответственно на первом, втором, третьем, четвертом входах дешифратора.Приведенные зависимости подтверждают числовые значения О величиныдопуска (см, таблицу),Устройство работает следующим образом,По сигналу начальной установки(не приведен) триггеры 14, 15, 17, 18устанавливаются в нулевое состояние,триггер 16 - в единичное состояние.В счетчики 11 и 12 по входам 25 и 26записываются первое и второе число,в счетчик 13 - старшие иразрядычисла допуска, в триггер 19 - младший разряд числа допуска (сигналызаписи не приведены). Схема 9 сравнения, входы которой соединены с выходами счетчиков 11 и 12, производитсравнение первого и второго чисели формирует на одном из трех своихвыходов сигнал, При равенстве чиселоткрывается элемент И 3, соединенныйс выходом "Равно" схемы 9 сравнения, Если число, занесенное в счетчик 11, больше числа в счетчике 12,то открывается элемент И 2, соединенный с выходом "Больше" схемы 9 сравнения, и если число в счетчике 11меньше, то открывается элемент И 1,соединенный с выходом "Меньше" схемы 9 сравнения.Младшие разряды счетчиков 11 и12 поступают на входы сумматора 21по модулю два, и если числа в с".ечиках одинаковой четности (оба .гные или нечетные), на его выхз;формируется уровень логичес . о нуля, который формирует на выходе элемента И-НЕ уровень логической единицы (на выходе триггера 16 в этовремя - единичный уровень). При разных четностях чисел в счетчиках 11и 12 на выходе сумматора 2 1 - " 1",на выходе элемента И-НЕ 22 - "0".Импульсы с входа 28 тактовых импульсов поступают на первые входыэлементов И 1-3, и если открьгг, например, элемент И 1, то импульсы переходят на вход суммирования счетчика 11 и на вход элемента И 7, которыйможет быть закрыт или открыт в зависимости от состояния выхода элементаИ-НЕ 22, При закрытом положении элемента И 7 происходит только увеличение содержимого счетчика 11, при открытом - и уменьшение содержимого 5 счетчика 12, Импульс, проходя через элемент ИЛИ 20, поступает на вход элемента И 8 и в зависимости от состояния выхода элемента И-НЕ 22 проходит или не проходит на вход вычитания счетчика 13. Одновременно этот первый импульс поступает на вход элемента И 5, и при единичном состоянии выхода элемента И-НЕ 22 записывает единичный уровень в триггер 17, 15 по заднему фронту первого импульса триггер 16 сбрасывается в нулевое состояние, удерживающее элемент И-НЕ 22 в единичном состоянии и пе допускающее изменения содержимого 20 триггера 17. После этого счетчик 11 работает в режиме суммирования, а счетчики 12 и 13 - в режиме вычитания. Импульсы на входы счетчиков 11- 13 поступают до тех пор, пока схема 25 9 сравнения не сформирует сигнал "Равно". В случае установки по всем выходам счетчика 13 нулевой информации раньше формирования сигнала "Равно" на выходе элемента ИЛИ-НЕ 23 фор мируется единичный сигнал, устанавливающий триггер 18 в единичное состояние, идентифицирующее, что разница чисел превьппает предел. В случае нечетной разности чисел на выходе сумматора 21 по модулю два - уровень логической единицы, на выходе элемента И-НЕ 22 - уровень логического нуля, и первый импульс с выхода элемента ИЛИ 20 не изменит содержимого триг 40 гера 17, а его задний фронт установит триггер 16 в нулевое состояние.При получении сигнала на одном из выходов 31-33 устройство управления 45 системы (не приведено) прекращает формирование импульсов на входе 28,Аналогично происходит работа устройства в режиме "Больше", кроме того что счетчик 12 работает в режиме суммирования, а счетчик 11 - в режиме вычитания, и при разной четности чисел на вход вычитания счетчика 11 в первом такте сигнал не поступает ("0" - на выходе элемента И-НЕ 22). Схема 1055 сравнения предназначена для сравнения величины допуска с признаком, сформированном на триггере 17. й ор и ул я и з о б р е т е и и яУстройство для сравнения чисел с допусками, содержащее три счетчика, две схемы сравнения, песть элементов И, двя триггера и элемент ИЛИ, причем вход тактовых импульсов устройства соединен с первыми входами первого, второго и третьего элементов И, вторые входы которых соединены соответственно с выходами превышения второго числа, превышения первого числа и равенства первой схемы сравнения, выходы первого и второго элементов И соединены с входами элемента ИЛИ, входами установки в единичное состояние соответственно первого и второго триггеров и суммирующими входами соответственно первого и второго счет-, чиков, выходы разрядов которых поцключены к входам соответственно первой и второй групп первой схемы сравнения, а информационные входы соединены с входами соответственно первого и второго сравниваемых чисел устройства, выходы первого и второго триггеров являются выходами неравенства чисел устройства, выход второй схемы сравнения соединен с первым входом четвертого элемента И, о т л и ч я ющ е ес я тем, что, с целью повышения быстродействия, в него введены третий, четвертый, пятый и шестой триггеры, седьмой и восьмой элементы И, сумматор по модулю два, элемент И-НЕ, элемент ИЛИ-НЕ, дешифратор, выходы младших разрядов первого и второго счетчиков подключены к входам сумматора по модулю два, выход которого соединен с первым входом элемента И-НЕ, выход которого подклю" чен к первым входам пятого, шестого, седьмого и восьмого элементов И, выход первого элемента И соецинен с вторым входом пятого элемента И, выход которого соединен с вычитающим входом второго счетчика, выход вто - рого элемента И соединен с вторым входом шестогоэлемента И, выход которого подключен к вычитающему входу первого счетчика, выход элемента ИЛИ соединен с вторыми входами седьмого и восьмого элементов И и синхровхо-. дом третьего триггера, информационный вход которого подключен к входу логического нуля устройства, а выход соединен с вторым входом элемента И-НЕ и третьим входом седьмого элемента И, выход которого соединен с1413 б 20 Утак- А та 1010 0011 010 1 О О 011ОО О 100 1 1 1010, 0100 010 1 011 О 011 1 100 01 100 1 2 1001 0101 001 1 010 0 010 1 011 0 011 1 3 1000 0110 000 1 001 0 001 1 010 0 010 1 4 0111 0111 000 0 000 1 001 0 001 1 1=1г1010 0100 1=1 г 1=1 1=1 1 010 0 010 1 011 О 011 1 100 0 001 0 0011 010 О 010 1 011 О 1 1001 0101 2 1000 0110 000 0 000 1 001 0 001 1 010 0 3 0111 0111 000 0 000 1 001 0 Составитель Е. ИвановаТехред И.Верес Корректор С. Черни Редактор М. Келемеш Заказ 3786 И 1 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д, 4/5Производственно"полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 синхровходом четвертого триггера, информационный вход которого объединенс информационным входом пятого триггера, а выход соединен с первым входом второй схемы сравнения, второйвход которой объединен с первым входом дешифратора и подключен к выходушестого триггера, вход установки вединичное состояние которого является входом мпадшего разряда допускаустройства, выход восьмого элемента Исоединен с вычитающим входом третьегосчетчика, информационные входы которого являются входами старших разрядов допуска устройства, а. выходы разрядов подключены к входам элемента ИЛИ-НЕ, выход которого соединен с синхровходом пятого триггера, выход которого соединен с вторыми входами четвертого элемента И и дешифратора, выходы третьего, четвертого элементов 10 И соединены соответственно с третьими четвертым входами дешифратора, выходы которого являются выходами ре" зультата сравнения с допуском устройства.