Устройство для фазовой синхронизации

ОЮЗ СОВЕТСХИХОЦИАЛИСТИЧЕСНИЕСПУБЛИН ЬО, 11 д 1630 41 702 АНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ интегратор 6, управ делитель 8 частоты, пульсов. С целью пов хронизации введены нератор 3 частоты и боте устройства преду режим измерения и режиме измерения с равляемого генератор ный вход делителя 8 реполнения которого я налом устр-ва и воз счетчика 9, который ни рассогласования. сигнала посылки на в вляется переход в р устр-ве операция де. рацией умножения. 2 во ССС 6, 1972.СССР 6, 1982. АЗОВОЙ СИ ится к цифровым мации. Цель изобности синхронизаблок 1 выделения задержки, преобрассогласования,4: ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(54) УСТРОЙСТВО ДЛЯ ХРОНИЗАЦИИ(57) Изобретение относ системам передачи инфор ретения - повышение точ ции. Устройство содержит фронтов сигнала, блок 2 разователь 4, регистр 5 ляемыи генератор 7, счетчик 9 синхроимышения точности синвысокостабильный гекоммутатор 1 О, В расмотрены два режима: режим регулировки. В игналы с выхода упа 7 поступают на счетчастоты, сигнал певляется выходным сигбуждает счетный вход фиксирует код време- В случае появления ходе устр-ва осугцестежим регулировки. В ения заменяется опез.п. ф-лы, 3 ил.)Х -где и+1 - разрядность делителя частоты;т - период появления сигнала навыходе управляемого генератора 7; Изобретение относится к цифровым сис омам передачи информации и может быть использовано в аппаратуре приема для обеспечения фазовой синхронизации.Цель изобретения - повышение точности синхронизации путем применения высокостабильного генератора частоты.На фиг. 1 приведена структурная электрическая схема устройства; на фиг. 2 схемы отдельных блоков устройства; на фиг. 3 - пример выполнения устройства.Устройство содержит блок 1 выделения фронтов сигнала, блок 2 задержки, высоко- стабильный генератор 3 частоты, преобразователь 4, регистр 5 рассогласования, интегратор 6, управляемый генератор 7, делитель 8 частоты, счетчик 9 синхроимпульсов и коммутатор 10.Преобразователь 4 содержит блок 11 сравнения кодов, Р-триггер 12 и М элементов 2 И - ИЛИ 13. Регистр 5 рассогласования содержит счетчик 14, Х-входовый элемент ИЛИ 15 и ключ 16. Блок 11 сравнения кодов содержит регистр 17, счетчик 18 и схему 19 сравнения. Ключ 16 содержит два элемента И 20 и 21 и два полупроводниковых диода 22 и 23. Коммутатор 10 содержит два элемента И 24 и 25 и схему 26 задержки.Устройство работает следующим образом.В работе устройства предусмотрены два режима: режим измерения и режим регулировки. В режиме измерения сигналы с выхода управляемого генератора 7, частота которого определяется потенциалом на выходе интегратора 6, поступают на счетный вход делителя 8 частоты, сигнал переполнения которого является выходным сигналом устройства и возбуждает счетный вход счетчика 9 синхроимпульсов, который фиксирует код времени рассогласования.В случае появления сигнала посылки на входе устройства осуществляется переход в режим регулировки. Сигнал посылки поступает на вход блока 1 выделения фронтов сигнала, с выхода которого сигнал поступает на блок 2 задержки, на синхровходы Р-триггера2, счетчика 14 и регистра 17 (фиг. 2 и 3), Осуществляется фиксация кодов фазы Х рассогласования и времени у рассогласования. Р-триггер 12 фиксирует знак фазы рассогласования. Счетчик 14 фиксирует код фазы рассогласования, регистр 17 фиксирует инверсный код времени рассогласования.Абсолютную величину Х можно выразить следующим образом: Т. - период поступления одного битаинформации входного сигнала;У - код на счетчике 9 синхроимпульсов, зафиксированный в момент появления сигнала на выходе блока 2.Абсолютная величина приведенного фазового рассогласованияьт т - тгде сз - период сигналов на выходе высокостабильного генератора 3.В устройстве операция деления заменяется операцией умножения, Величина Т с учетом знака Х, который определяется и+ 1 разрядом делителя 8, имеет видХ(2" - У) тз, при з 1 дп ХХ 1;20 ЛТ=(2" - Х - 1) (2 - У) тз, при здп Х=О,где з 1 дп() - стандартная функция, значение которой зависит от знакасигнала на выходе блока 12.Сигнал с выхода блока 2 поступает наделитель 8 и устанавливает на нем код 1000.На счетчике 9, при поступлении на него этого же сигнала, устанавливается код 0000.В случае наличия кода в счетчике 14, отличного от 0, на выходе элемента ИЛИ15 устанавливается уровень логической 1,который через ключ 16 поступает на входинтегратора 6 в виде +1 или - 1, в зависимости от управляющего сигнала с выходаблока 12, поступающего на ключ 16, Сигнал на выходе интегратора в этом случаеили уменьшается, или увеличивается, чтоприводит к изменению частоты на выходеуправляемого генератора 7, на вход которогоон поступает,При наличии в регистре 1 7 кода, отличного от 0, блок 11 сравнения кодов фор 40 мирует сигнал 0, который совместно с выходным сигналом элемента ИЛИ 15 поступает на коммутатор 10, который разрешаетпрохождение сигналов с выхода генератора 3на счетчик 18. Если блок 11 формирует сигнал 1 по соответствующему заполнениюсчетчика 18, коммутатор разрешает прохождение задержанных сигналов генератора 3 на счетчики 14 и 18, при этом первый из них уменьшает свой код, а второй -обнуляет, что вызывает повторение до техпор, пока код в счетчике 14 не станет равным 0,Из условия окончания режима регулировки за время периода одного бита входнойинформации получается следующее выражение для динамического коэффициента усиле 55 ния системы регулировки частоты:1формула изобретения 1. Устройство для фазовой синхронизации, содержащее последовательно соединенные блок выделения фронтов сигнала, преобразователь, регистр рассогласования, интегратор, управляемый генератор, делитель частоты и счетчик синхроимпульсов, выход которого соединен с информационным входом преобразователя, вход которого объединен с входом блока задержки, выход которого соединен с входом сброса счетчика синхроимпульсов и корректирующим входом делителя частоты, выход которого является выходом устройства, входом которого является вход блока выделения фронтов сигнала, 15 при этом информационный выход делителя частоты соединен с установочным входом преобразователя, отличающееся тем, что, с целью повышения точности синхронизации, введены последовательно соединенные высокостабильный генератор частоты и комму татор, управляющий вход, первый и второй выходы которого соответственно соединены с соответствующим выходом, счетным входом и входом сброса преобразователя, вход сброса которого объединен со счетным входом регистра рассогласования, знаковый выход которого соединен с соответствующим входом коммутатора, при этом информационный вход делителя частоты объединен с входом блока выделения фронтов сигнала, выход которого соединен с входом записи регистра рассогласования, при этом выход счетчика синхроимпульсов является инверсным.2. Устройство по и. 1, отличающееся тем, что преобразователь выполнен в виде М элементов 2 И - ИЛИ, Р-трнггера и блока сравнения кодов, выход которого является управляющим выходом преобразователя, входом которого являются объединенные тактовые входы Р-триггера и блока сравнения кодов, информационный, счетный входы и вход сброса которого являются соответствующими входами преобразователя, выходом которого являются выходы Р-триггера и М элементов 2 И - ИЛИ, входы которых являются установочным входом преобразователя, при этом информационный вход Р-триггера объединен с соответствующими входами каждого из элементов 2 И - ИЛ И. 3. Устройство по п. 1, отличающееся тем, что регистр рассогласования выполнен в виде последовательно соединенных счетчика , М-входового элемента ИЛИ и ключа, вход и выход которого соответственно являются знаковым выходом и выходом регистра рассогласования, счетный вход и вход записи которого являются соответствующими входами счетчика, информационный вход которого и управляющий вход ключа являются входом регистра рассогласования.