Устройство для извлечения квадратного корня

СОЮЗ СОВЕТСКИХ ОЦИАЛИСТИЧЕСКИХ УБЛИК 6 Г 7 552 ПИСА ЕНИ ВИДЕТЕЛЬСТ Н АВТОР(ЯОМ ЮБПЛТБ в щвил И ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(71) Институт проблем моделированияв энергетике АН УССР(56) Авторское свидетельство СССРф 744558, кл, 8 06 Г 7/552, 1978.(54) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ(57) Изобретение относится к областиавтоматики и вычислительной техникии может быть использовано в информационно-измерительных и управляющихсистемах. Цель изобретения - повышение быстродействия. Устройство дляизвлечения квадратного корня содержит генератор импульсов, делительчастоты, управляемый делитель частоты, первый и второй реверсивные счетчики, входную шину и выходную шину,а также первый и второй коммутаторы,сумматор, преобразователь прямого ко"да в дополнительный, блок сравненияи трехвходовый сумматор, причем выход генератора импульсов соединенс синхровходами делителя частоты иуправляемого делителя частоты, выходы которых подключены к информационным входам первого и второго коммутаторов соответственно, первые управляющие входы первого и второго коммутаторов подсоединены к второму выходу блока сравнения, а вторые управляющие входы первого и второго коммутаторов - к третьему выходу блока сравнения, первый выход которого связанс обнуляющими входами делителя частоты и управляемого делителя частоты,первый и второй выходы первого коммутатора соединены соответственно ссуммирующим и вычитающим входами первого реверсивного счетчика, первый ивторой выходы второго коммутатораподключены соответственно к суммирующему и вычитающему входам второго реверсивного счетчика, выход 1"го разряда первого реверсивного счетчика(1=1п, где и - разрядность представления информации) подсоединен к1-му разряду первого входа блокасравнения, 1-му разряду первого вхо трехвходового сумматора и 1-му разряду первого входа сумматора, второйвход которого связан с общей шинойустройства, вход переноса - с третьямвыходом блока сравнения, а выход через преобразователь прямого кода вдополнительный соединен с управляющимвходом управляемого делителя частотывыход 1-го разряда второго реверсивного счетчика (1=1 ., 2 п) подключен к (1+1)-му разряду второго входа трехвходового сумматора, к 1-му разряду третьего входа которого подсоединен 1-й разряд входной шины, (1++и+1)-й разряд выхода трехвходовогосумматора связан с 1-м разрядом второго входа блока сравнения и -м разрядом выходной шивы. 1 ип, 1399731Изобретение относится к автоматике и вычислительной технике, в частности к устройствам для обработкиданных, и может быть использовано вразличных информационно-измерительных 5и управляющих системах.Цель изобретения - повышение быстродействия устройства.На чертеже представлена блок-схема 10устройства,Устройство содержит генератор 1импульсов, делитель 2 частоты, первый3 и второй 4 коммутаторы, первый 5и второй б реверсивные счетчики, блок7 сравнения, сумматор 8, преобразователь 9 прямого кода в дополнительный,управляемый делитель 10 частоты, трехвходовый сумматор 11, а также входную 12 и выходную 13 шины,Выход генератора 1 импульсов соединен с синхровходами делителя 2 час,тоты и управляемого делителя 1 О частоты, выходы которых подключены к ин.Формационным входам первого 3 и второго 4 коммутаторов соответственноПервые управляющие входы первого 3и второго 4 коммутаторов подсоединенык второму выходу блока 7 сравнения,а вторые управляющие входы первого 3и второго 4 коммутаторов - к третьемувыходу блока 7 сравнения, первый выход которого связан с обнуляющимивходами делителя 2 частоты и управляемого делителя 10 частоты. Первый ивторой выходы первого коммутатора 3 35соединены соответственно с суммирующим и вычитающим входами первого реверсивного счетчика 5. Первый и второй выходы второго коммутатора 4 подключены соответственно к суммирующемуи вычитающему входам второго ревер,сивного счетчика 6. Выход 1-го разря"да первого реверсивного счетчика 511=1п, где и - разрядность представления информации) подсоединен к1-му разряду первого входа блока 7сравнения, 1-му разряду первого входатрехвходового сумматора 11 и 1"муразряду первого входа сумматора 8,второй вход которого связан с общей 50шиной устройства, вход переноса - стретьим выходом блока 7 сравнения, авыход через преобразователь 9 прямогокода в дополнительный соединен с уп"равляющим входом управляемого делите ля 10 частоты, выход )-го разрядавторого реверсивного счетчика б(3 1, , 2 п) подключен к +1)-му разряду второго трехвходовога сумматора 11, к 1-му разряду третьего входа которого подсоединен )-й разряд входной шины 12 (1+и+1)-й разряд выхода трехвходового сумматора 11 связан с 1-м разрядом второго входа блока 7 сравнения и 1-м разрядом выходной шины 13.Коэффициент деления делителя 2 частоты равен 1(2 и. На выходе управляемого делителя 10 частоты частота импульсов определяется выражениемГ еВЫХ м Вхгде С - значение кода на управляющем входе;- частота импульсов, поступающих на синхровход управляемого делителя 1 О частоты.Коммутаторы 3 и 4 обеспечивают передачу поступающего на информационный вход сигнала на первый выход при подаче разрешающего сигнала на первый управляющий вход либо на второй выход при подаче разрешающего сигнала на второй управляющий вход,Блок 7 сравнения формирует единич" ный сигнал на первом выходе при равенстве кодов, поступающих на первый и второй входы. Когда код на первом входе больше кода на втором входе, то Формируется единичный сигнал на втором выходе, а когда код на первом входе меньше кода на втором входе, то единичный сигнал формируется на третьем выходе.Устройство работает следующим образом,Пусть в исходном состоянии навходную шину 12 поступает нулевойкод, а реверсивные счетчики 5 и 6 обнулены, В этом случае на первом выходе блока 7 сравнения появляется единичный сигнал, который обнуляет и запрещает работу делителя 2 частоты иуправляемого делителя 10 частоты.При поступлении на входную шину12 устройства кода У, представленного 2 п разрядами, на старших и разрядах трехвходового сумматора 11 образуется некоторый код, который, поступая на второй вход блока 7 сравнения,убирает единичный сигнал с первогоблока 7 сравнения, вырабатывает значение единицы на третьем выходе блока7 сравнения и переключает коммутатоз 13997 ры 3 и 4 таким образом, что импульсы с делителя 2 частоты поступают на суммирующий вход реверсивного счетчи ка 5, а с выхода управляемого делите-.5 ля 10 частоты - на суммирующий вход реверсивного счетчика 6.Устройство в этом режиме работает до тех пор, пока код на выходе первого реверсивного счетчика 5 не сравнится со значением кода, снимаемого с и старших разрядов трехвходового сумматора 11.В этом случае блок 7 сравнения на первом выходе вырабатывает единичный 15 потенциал, обнуляющий делитель 2 частоты и управляемый делитель 1 О частоты.Если обозначить через Х значение кода, снимаемое с и старших разрядов го трехвходового сумматора 11, то первый реверсивный счетчик 5 накапливает значение, равное Х, за время Т, определяемое следующим выражением:Х 225Т =ф 31 Зб 1Н+равно й- (Х "Х ) (2 -Х-Х -1) .2 Устройство для извлечения квадратного ксрня, содержащее генератор импульсов, делитель частоты, управляемый делитель частоты, первый и втоФ рой счетчики, входную шину и выходнуюшину, отлич ающее ся тем, что, с целью повышения быстродействия, в него введены первый и второй коьвутаторы, сумматор, преобразователь прямого кода в дополнигде Г - частота генератора 1 импульсов.При этом к моменту формирования ЗО в реверсивном счетчике 5 значения ко" да, равного Х, код С на управляющем входе управляемого делителя 1 О частоты (в.качестве которого может быть использована микросхема К 55 ИЕ 8) изменяется с шагом, равным единице, от значения, равного 2 -1 (соответствующего нулевому содержимому реверсивно-. го счетчика 5), до значения, равного 2 -Х (соответствующего содержимому реверсивного счетчика 5, равному Х).В результате содержимое второго реверсивного счетчика 6, определяемое количеством Й импульсов, поступивших за период Т на его суммирующий вход, равно й, = 1/2(Х 2""Х-Х).Таким образом, на первый вход трехвходового сумматора 11 поступает число, равное Х, на второй вход - число, равное 2 Н, а на третий вход - число, равное У.Поскольку содержимое первого реверсивного счетчика 5 сравнивается с кодом,. формируемым на и старших разрядах трехвходового сумматора 11, тобб формирование единичного сигнала на первом выходе блока 7 сравнения возможно только при соблюдении равенства Х2 "+ = Х +(Х 2 ф - Х -Х) +У, что1 происходит только в том случае, еслиХ = У, т,е. значение Х удовлетворятет выражению Х щ -ГУ,При поступлении на входную шину12 устройства следующего значенияУ Ф У на выходной шине 13 устройства значение кода изменяется, что вызывает срабатывание блока 7 сравнения. Пусть У с У, тогда на первом выходе блока 7 сравнения снимается обнуляющий потенциал, а на втором выходе блока 7 сравнения появляется единичный потенциал, который коммутируетинформационные входы коммутаторов 3и 4 на вычитающие входы реверсивныхсчетчиков 5 и 6. Устройство в этомрежиме работает до тех пор, пока кодна выходе первого реверсивного счетчика 5 не сравнится со значением кода,снимаемого с и старших разрядов трехвходового сумматора 11.1Если обозначить через Х значениекода, снимаемое с и старших разрядовтрехвхадового сумматора 11, то времяработы Т первого реверсивного счетчика 5 определяется следующим выражением: ф (ХХ) 2ГКоличество Й, импульсов, поступивших на период Т на вычитающий вход второго реверсивного счетчика 6,Таким образом, во втором реверсивном счетчике 6 формируется код числа В, = М,-Н,: Х г-(Х) - Х.В этом случае можно записать следующее соотношение, определяющее условие остановки работы устройства: Х 2 = Х 2" -(Х) -Х +Х +У значение Х в котором удовлетворяет значению Х = 4 У . Формула изобретения1399731 Составитель Н. ВасильРедактор А. Огар Техред Л.Сердюкова орректор А. чар каз 2666/48ВНИИПИ Тираж 704 ПодписноеГосударственного комитета СССРлам изобретений и открытийсква, 111-35, аушская наб.в д. 45 по д 13035, МПроизводственно-полиграфическое предприятие г. Ужгород, ул, Проектная,тельный, блок сравнения и трехвходоВый сумматор, а первый и второй счетчики выполнены реверсивными, причем выход генератора импульсов соединен5 с синхровходами делителя частоты и управляемого делителя частоты, выходы которых подключены к информационНым входам первого и второго коммутаторов соответственно, первые управля О ющие входы первого и второго коммутаторов подсоединены к второму выходу блока сравнения, а вторые управляющие входы первого и второго коммутаторов - к третьему выходу блока сравнения, первый выход которого свя эан с обнуляющими входами делителя частоты и управляемого делителя частоты, первый и второй выходы первого Коммутатора соединены соответственно 2 О С суммирующим и вычитающим входами первого реверсивного счетчика, первый и второй выходы второго коммутатора подключены соответственно к суммирующему и вычитающему входам второго ре версивного счетчика, выход 1-го разряда первого реверсивного счетчика( =1и, где п - разрядность представления информации)подсоединен к1-му разряду первого входа блока сравнения, "му разряду первого входатрехвходового сумматора и 1-му разряду первого входа сумматора, второйвход которого связан с общей шинойустройства, вход переноса - с третьимвыходом блока сравнения, а выход через преобразователь прямого кода вдополнительный соединен с управляющимвходом управляемого делителя частоты,выход"го разряда второго реверсивного счетчика (1=12 и) подключенк ( +1)-му разряду второго входа трехвходового сумматора, к 1-му разрядутретьего входа которого подсоединен1-й разряд входной шины, (1+и+1)-йразряд выхода трехвходового сумматорасвязан с 1"м разрядом второго входаблока сравнения и 1-разрядом выходнойшины