Устройство автоматического фазирования антенной решетки

(19) 01) 88 11 4 Н 013 ПИСАНИЕ ИЗОБРЕТЕН ЕПЬСТВУ ВТОРСКОМУ СВ(088,8) В,И., Шишов Ю.А. Упанными антенными реадио и связь, 1983,тех ния ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) УСТРОЙСТВО АВТОМАТИЧЕ КОГО ФАЗИРОВАНИЯ АНТЕННОЙ РЕ 11 ЕТКИ(57) Изобретение относится к радионике и повышает точность фаэироваКаждый канал устр-ва содержит блок 1 сдвига фазы, активный модуль 2, излучатель 3, фазовый дискриминатор (ФД) 4, блок 5 суммирования, интегратор (И) б, блок управления (БУ) 7,общий для всех каналов. Введены блок 8 логич. управления, БУ 10 и блок 9 опорного сигнала, общий для всех каналов. В качестве И 6 использован И со сбросом. По и. 2 ф-лы блок 1 содержит делитель мощности,два аттенюатора, сумматор мощности,По п. 3 БУ 10 содержит переключатель,два инвертора, два функциональныхпреобразователя, При равенстве фазсигналов, поступающих на ФД 4, напряжение на его выходе равно нулю исистема автоматич. фазирования, включающая блоки 1, 4, 5, 6, 8, 1 О, невлияет на работу "устр-ва, т.к. с БУ7 на один из входов блока 5 поступают нулевые сигналы. Если равенствофаз не выполняется, то на выходе ФД4 вырабатывается сигнал ошибки в форме постоянного напряжения, пропорци"ональный разности фаз сигналов навыходе модуля 2 и блока 9. Сигнал.ошибки в блоке 5 действует на сигнальный вход БУ 10, к-рый формируетна управляющих входах блока 1 сигналы управления. Пэд их действиемблок 1, не изменяя амплитуды сигнала,поступающего на модуль 2, вносит фазовый сдвиг, и фаза сигнала на выходе модуля 2 становится равной фазесигнала блока 9. Блок 8 вырабатываетсигналы управления И 6 и БУ 10 на основании анализа уровня напряжения навыходе И 6. 2 з,.п. ф-лы, 2 ил.7,максимальные значения1рцВ,Ч ф11 и, - выходной сигнал интегратора 6 со сбросом.Блок 8 логического управления реализован на операционных усилителях и цифровых микросхемах либо с помощью микро ЭВМ и работает .следующим образом.При подаче на управляющие входы инверторов 16 и 17 напряжения уровня логической единицы инверторы не инвертируют сигнал, поступающий на их сигнальные входы, а при подаче напря жения уровня логического нуля инвертируют этот сигнал, Кроме того, при поступлении на управляющий вход переключателя 15 напряжения уровня логической единицы выходы инверторов 16 и 17 подключены к управляющим входам аттенюаторов 13 и 12 соответственно, а при подаче напряжения уровня логического нуля - к управляющим входам аттенюаторов 12 и 13 соответственно. При подаче на управляющий вход интегратора 6 со сбросом напряжения уровня логической единицы его выходное напряжение обнуляется. Тогда при достиженииЦ(=7 А на выходе блока 8 логического управления, соединенного с управляющим входом интегратора 6 со сбросом, вырабатывается логическая единица, а при /П 1( Ч логический ноль., 35 10 Формула изобретения 1. Устройство автоматического фазирования антенной решетки, содержащее в каждом канале фазовый дискримина 40 тор, выход которого подключен к первому входу сумматора, а первый вход - к выходу активного модуля, вход кото.рого соединен с выходом блока сдвига фазы, сигнальный вход которого является входом канала, выход сумматора подключен к сигнальному входу интегратора, второй вход сумматора подключен к соответствующему выходу первого блока управления, о т л и ч а ю щ е е с я тем, что, с целью повышенияточности фаэирования, в каждый канал введен второй блок управления, выход которого через шину управления связан с управляющим входом блока сдвига фазы, первый вход второго блока управ" ления через шину данных связан с выходом введенного блока логического управления, в качестве интегратора использован интегратор со сбросом, управц ляющий вход которого подключен через шину данных к соответствующему выходу блока логического управления, выход интегратора со сбросом подключен к второму входу второго блока управления и к входу блока логического управления, второй вход фазового дискриминатора подключен к соответствующему выходу введенного блока опорного сигнала.2. Устройство по п. 1, о т.л и - ч а ю щ е е с я тем, что блок сдвига фазы содержит делитель мощности, вход которого является сигнальным входом, первый выход подключен к входу первого аттенюатора, выход которого подключен к первому входу сумматора мощности, а второй выход делителя мощности подключен к входу второго аттенюатора, выход которого подключен к второму входу сумматора мощности, выход которого является выходом блока сдвига фазы, причем управляющие входы аттенюаторов являются управляющими входами блока сдвига фазы.3. Устройство по п 1, о т л и ч аю щ е е с я тем, что второй блок управления содержит две цепочки, каждая из которых состоит из последовательно соединенных функционального преобразователя и управляемого.инвер- тора, выход каждого инвертора подключен к соответствующему входу переключателя, входы функциональных преобразователей объединены и являются вторьи входом второго блока управления, выходы переключателя - его выходами, при этом управляющие входы переключателя и инверторов являются первым входом второго блока управления.Редактор Л 27 3 П ак ое оиэводственно-полиграфическое предприятие, г. Ужгород, ул. Ироеьтнзя Тираж ВНИИПИ Госуд по делам и 3035, Москва, тве рет 35,ого комиий и отаушская тета СССРкрытий наб д. 4/5