Цифровой частотно-фазовый дискриминатор

( 8. Б (72) В. Г.Аристов А,Н.Кузнецов и С (53) 621.398 (08 (56) Авторское с В 1251289, кл. Н НО-ФАЗОВЬЙ ДИСк радио- повьппесит ения сокращени сравнения астот. Цифскриминатстатиче 6 запрета жим ни чикблок СУДАРСТВЕННЫИ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ НИЕ ИЗОБР(57) Изобретение оттехнике. Цель изобрние помехоустойчивовремени перехода вфаз из режима сравнровой частотно-фазо(ЦЧФД) содержит счекий регисто (СР) 4,ЕНИ ,/ ф,г .) ф. с/ эл.мент ИСКЛОЧИОЩЕЕ ИЛИ 7, Р-триггеры 8, 9, формирователь 1 О короткихимпульсов, элемент ИЛИ 11, элемент И12, элементы И - НЕ 13 - 17. Опорные импульсы поступают на вход 3 счетчика, а счетные импульсы - на вход 2,Со счетчика 1 информация заносится в.СР 4. На выходе СР 4 формируется код,пропорциональньш разности фаз входного и опорного импульсов. Если частота входных импульсов больше частотыопорных импульсов, то разность фазубывает от 2 Т до О. При скачкообразном изменении разности фаз от 0 до2 И происходит переключение знаковогоразряда СР 4 из нулевого состояния вединичное, что вызывает переход дискриминатора в режим сравнения частот.В этом режиме :а выходе СР 4 возникает сигнал биений. 3 ил.Изобретение относится к радиотехнике, может быть использовано в сис - темах фазогой автоподстройки частоты и является усовершенствованием устройства по авт. св, Р 251289.Цель изобретения - повышение помехоустойчивости и сокращение времени пЕрехода в режим сравнения фаз из режима сравнения частот0На фиг.1 представлена электрическая схема цифрового частотно-Фазово - го дискриминатора; на Фиг,2 и 3 - временные диаграммы, поясняющие его работу. 15Цифровой частотно-фазовый дискриминатор (фиг.1), содержит счетчик 1, вход 2 счетных импульсов, вход 3 опорных импульсов, статический регистр 4, сигнальный вход 5, блок 6 запрета, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, первый 8 и второй 9 Р-триггеры, формирователь1 О коротких импульсов, элемент ИЛИ 11, элемент И 12, пятый 13, четвертый 14, третий 15, второй 16 и первый 17 25 элементы И-НЕ.Цифровой частотно-Фазовый дискриминатор работает следующим образом.Опорными импульсами поступающими от входа 3 на К-вход установки нуля ЗО счетчика 1, на выходах последнего устанавливаются нули. На счетный Т- вход счетчика 1 по входу 2 поступают счетные импульсы. При этом частота счетных импульсов определяется выра жением2 - 1Т.К+1где 2 - 1 - емкость счетчика 1;Т - период опорных импульсов.В момент прихода на сигнальный вход 5 входного импульса (на С-вход статического регистра 4) информация из счетчика 1 записывается в стати ческий регистр 4. Таким образом, на выходе этого регистра формируется двоичньй код, величина М которого пропорциональна разности Фаз входного и опорного импульсов.Если частота входных импульсов,. поступающих на сигнальный вход 5, больше частоты опорных импульсов, поступающих на вход 3 (1 в, ) 1, ), то разность фаз этих сигналов убывает от цикла к циклу в направлении от 2 до О. Одновременно убывает и величи -на двоичного кода И на выходе цифроввго частотно-фазового дискриминатора (фиг.2 а). Когда разность фаз входного и опорного сигналов достигает в момент времени Т, значения О, а величина двоичного кода на выходе цифрового частотно-Фазового дискриминатора - значения И, происходит скачкообразное изменение разности фаз входных сигналов от О до 2, а величины двоичного кода до 11 р А..Одновременно происходит переключение (К+1)-го знакового разряда статического регистра 4 из нулевого состояния в единичное (фиг.2 б), в результате осуществляется запись единицы с выхода элемента ИСКЛЮЧАИЦЕЕ ИЛИ 7 (фиг.2 в) в первый Р-триггер 8.На прямом выходе Р-триггера 8 формируется уровень логической единицы (Фиг.2 г), а на инверсном - уровень логического нуля что вызывает появление логической единицы на выходе второго элемента И-НЕ 16 (фиг.2 д), т.е. в старшем значащем разряде выходного кода цифрового частотно-фазового дискриминатора. Этот сигнал отключает младшие значащие разряды выходного кода, поступающего через блок 6 запрета, а также вызывает появление логической единицы на зыходе элемента ИЛИ 11, На выходе первого элемента И-НЕ 17, т.е. в знаковом разряде выходного кода устанавливается уровень логического нуля (фиг,2 е). В результате цифровой частотно-Фазовьп дискриминатор переходит в режим сравнения частот со знаком ноль,В режиме сравнения частот на выходе статического регистра 4 возникает сигнал биений (пунктирная кривая на фиг.2 а), Частота биений равна разности частот входного и опорного сигналов. На выходе формирователя 10 коротких импульсов, работающего по отрицательному фронту выходного сигнала элемента ИСКЛОЧАИ 1 ЕЕ ИЛИ 7, возникают короткие импульсы (фиг.2 ж), которые поступают на входы пятого 13 и четвертого 14 элементов И-НЕ. В режиме сравнения частот ,( С ( 1 четвертьп элемент ИЕ 14 закрыт нулевым уровнем прямого выхода второго О-триггера 9 (фиг.2 з), а пятый элемент И-НЕ 13 открыт, так как на его вход поступает сигнал единичного .уровня с прямого выхода первого 0-, триггера 8. Совпадение коротких импульсов формирователя О с отрицательными импульсами инверсного (К+) -гознакового разряда статического регистра 4 (Фиг,2 и) на входах открытого пятого элемента И-НЕ 13 препятствует Выключению режима сравнения частот,При уменьшении частотной расстрой ки частота биений уменьшается и в момент времени 1 частоты входного и опорного сигналов становятся равными по величине, Меняется знак разности частот и начинает возрастать от цикла к циклу разность фаз входного и опорного сигналов в направлении от 0до 27 и при переходе через - , - в мо 2 мент времени с импульс формировате3ля 10 совпадает с положительнью импульсом инверсчогс (К+1)-го знакового разряда статического регистра 4 на, входах открытого пятого элемента И-НЕ 13. На выходе последнего появляется 20 отрицательный импульс, который через элемент И 12 поступает на К-входы первого 8 и второго 9 Э-триггеров, осуществляя сброс первого П-триггера 8 и выключая режим сравнения час тот. Цифровой частотно-Фазовый дискриминатор переходит в режим сравнения фаз и устанавливается режим синхронизма.Если частота входных импульсов, 30 поступающих по входу.5, меньше частоты опорных импульсов, поступающих по входу 3 (КГ), то разность фаз этих сигналов возрастает от цикла к циклу в направлении от О до 2, одно-, временно возрастает и величина двоичного кода Б на выходе цифрового час-. тотно-фазового дискриминатора (фиг.За). Когда разность фаз входного и опорного сигналов достигает в 40 момент времени , значения 21, а величина двоичного кода на выходе - значения Б , , происходит скачкообразное изменение разности фаз входных сигналов от 2 ц до О, а величина 45 ДВОичнОГО кОДа ДО И, м,е ОДнОВРео р,маакменно происходит переключение инверсного (К+1)-:о знакового разряда из нулевого состояния в единичное (ФИГ Зи), В результате Осуществляет 50 ся запись единицы с выхода элемента ИСКХЯЧАЮЩЕЕ ИЛИ 7 (Фиг.Зв) во второй Р-триггер 9 и на его прямом выходе Формируется уровень логической единицы (Фиг.Зз), а на инверсном - логического нуля, что вызывает появление единицы на выходе второго элемента И-НЕ 1 б (фиг.Зд) и на выходе первого элемента И-НЕ 17 (фиг.Зе), Цифровой часто тно-Фа зовый диск римина тор и ереходит в режим сравнения частст со знаком единица. В режиме сравнения частот пятый элемент И-НЕ 13 закрыт сигналом первого 0-триггера 8(фиг.За).Совпадение коротких импульсов формирователя 10 (Фиг.Зж) с отрицательными импульсами (К+1)-го знакового разряда статического регистра 4 (Фиг.Зб ) на входах открытого четвертого элемента И-НЕ 14 препятствует переходу в режим сравнения фаз. Переход в этот режим происходит после изменения знака разности частот входного и опорного сигналов, когда разность Фаз этих сигналов начинает убывать от цикла к циклу в направлении от 271 до 0 и при переходе через 3в момент времени 1 импульс фор 3мирователя 10 (фиг.Зж) совпадает с положительным импульсом (К+1)-го знакового разряда статического регистра 4 (фиг.36) на входах открытого четвертого элемента И-НЕ 14. На выходе четвертого элемента И-НЕ 14 появляется отрицательный импульс, который через элемент И 12, воздействуя на К-Входы первого 8 и второго 9 0-триггеров, устанавливает второй П-триггер 9 в нулевое состояние (фиг.Зз).Таким образом, переход в режим сравнения фаз происходит после изменения знака разности частот не только при пересечении импульсами входно" го сигнала значений О и Й фазовой характеристики, но и при пересечении3значений , - и --- . Это ускоряет пе 2 2реход в режим сравнения фаз, что видно из сравнения сплошной и штрих- пунктирной линий на фиг.2 а и За, приОдновременно повышается и его помехоустойчивость при замираниях входного сигнала, так как при пропаданиях входных импульсов на сигнальном входе 5 в режиме синхронизма в статическом регистре 4 хранится инФормация о разности фаз входных и опорных импульсов в установившемся режиме, Дискриминатор в этих условиях остается в режиме сравнения фаз. В режиме синхронизма фаза опорного сигнала сдвинута наотносительно Фазы входного сигнала. При необходимости этот сдвиг можно скомпенсиро - вать в цепи опорного сигнал./33 ЮЮВЭ Составитель Э,БорисовТехред А.Еравчук ипенко рректо Редактор Н,Тупица 2/54 тираж 928 ВНИИПИ Государственн по делам изобретен 113035 Москва, Ж, Заказ 1 одписн го комитета Сй и открытийаушская наб.,водственно-полиграфическое предприятие г, Ужгород, ул. Проектная,Формула изобретения Цифровой частотно-фазовый дискриминатор по авт. св. В 1251289, о т5 л и ч а ю щ и й с я тем, что, с целью повьппения помехоустойчивости и сокращения времени перехода в режим сравнения фаз из режима сравнения частот, дополнительно введены после - довательно соединенные четвертый элемент И-НЕ, первый вход которого объединен с С-входом первого 0 в тригге, а второй вход соединен с прямым выходом второго П-триггера, и элемент И,15 последовательно соединенные формиро-,ватель коротких импульсов, вход которого соединен с выходом элемента ИСКЛЮЧАИЦЕЕ ИЛИ, и пятый элемент И-НЕ, второй и третий входы которого соединены соответственноинверсным выходом (К+1)-го разряда статического регистра и прямым выходом первого В-триггера, а выход соединен с вторым входом элемента И, при этом выход формирователя коротких импульсов создинен с третьим входом четвертого элемента И-НЕ, а выход третьего злемента И-НЕ. соединен с третьим входом элемента И, выход которого соединенР-входом первого В-триггера.