Устройство для передачи дискретных сообщений

. рТг.;ЫЬЛВ:.тг У 14тротех ескии ин В,Б,Зообков СССР1984.,тельств Е 17/02 ЕДАЧИ ДИСКтехни- тойчиосит мехоу ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИИ СНОМУ СВИДЕТЕЛЬСТВ(71) Московский элинститут связи(54) УСТРОЙСТВО ДЛЯРЕТНЫХ СООБЩЕНИЙ(57) Изобретение отке связи и повышает вость путем адаптации по тестовомусигналу к изменениям импульсного отклика канала. Устр-во содержит напередающей стороне кодер 1, блоки3, 6 и 8 памяти, вычислитель 7 дискретного преобразования фурье, ЦАП 9,на приемной стороне, - АЦП 10, временной селектор 11, вычислитель 12,обратного дискретного преобразования,регистр 13, умножитель 14, формирователь 15 разрешенного сигнала, блоки16 и 22 деления, регистр 17, вычислитель 18 дискретного преобразованияФурье, сумматор 19, умножитель 20,вычислитель 21 обратных дискретныхпреобразований Фурье, блоки 23 и 24памяти. 1 ил.Изобретение относится к техникесвязи и может использоваться для передачи дискретных сообщений по каналам связи с пакетной передачей и является усовершенствованием изобрете 5ния по авт". св. Вф 1239880.Цель изобретения - повышение помехоустойчивости путем гдаптации потестовому сигналу к изменениям импульсного отклика канала.На чертеже изображена структурнаяэлектрическая схема предлагаемогоустройства,Устройство для передачи дискретных сообщений содержит на передающей стороне кодер 1, первый блок 2памяти, четвертый блок 3 памяти, ключ4 умножитель 5, третий блок 6 памяти,вычислитель 7 дискретных преобразований Фурье, второй блок 8 памяти, цифроаналоговый преобразователь 9, наприемной стороне - аналого-цифровойпреобразователь 10, временной селек- .тор 11, вычислитель 12 обратных дискретных преобразований Фурье, регистр 13, умножитель 14, формирователь 15 разрешенного сигнала, второйблок 16 деления, дополнительный регистр 17, вычислитель 18 дискретныхпреобразований Фурье, сумматор 19,дополнительный умножитель 20, вычислитель 21 обратных дискретных преобразований Фурье, первый блок 22 де.ления, первый блок 23 памяти, второйблок 24 памяти.Устройство работает следующим об"разом.На тактовый вход (не показан) ко"дера 1 с генератора (не показан) поступают тактовые импульсы (ТИ), следующие с частотой Г передачи информации, Те же ТИ поступают также натактовые входы (не показаны) блока 2памяти, четвертого блока 3 памяти,умножителя 5 и на тактовый вход записи (не показан) блока 6 памяти,Кроме того, с того же генератора поступают следующие ТИ (тактовые входыне показаны): на тактовый вход ключа 4 - ТИ,длительностькоторых равна Итактов частоты Г,а частота следованияГ = Р щИ),где И - длина передаваемого блока, щ - количество блоков впередаваемом пакете; на тактовый входсчитывания блока 6 памяти, на тактовый вход записи блока 8 памяти, натактовый вход вычислителя 7 дискретных преобразований Фурье - ТИ, следующие с частотой Р =Р М/И, где М= 2(И+Ь,), Ь - длина дискретного импульсного отклика канала (ИОК) на тактовый вход цифроаналогового преобразователя 9 и на тактовый вход считывания блока 8 памяти - ТИ, следующие с частотой Р =Р,(М+1. )/И.Дискретные сообщения, поступающие на вход кодера 1 амплитудно-фазовой модуляции, преобразуются в нем в последовательность цифровых сигналов х 3.= =О,И. С. выхода кодера 1.эта последовательность поступает на вход блока 2 памяти. Запись и считывание в блоке 2 памяти происходит с частотой Г,. В четвертом блоке 3 памяти заранее записана последовательность тестовых сигналов мр 1 ОИ 1из вестная на приеме. В зависимости от состояния ключа 4 на вход умножителя 5 поступает либо последовательность цифровых сигналов х;, х И, либо тестовый блок х тесте =О,И, последовательность ТИ частоты Р обеспечивает пропускание на выход ключа 4 тестового блока только в те" чение И тактов частоты Р в начале каждого передаваемого пакета (состоящего из щ блоков, щ1). Выбор параметра.щ = 2,3, должен осуществляться, исходя из разумного компромисса между разумными потерями в скорости передачи информации (при малых значениях щ) и снижением помехоустойчивости из-за ухудшения оценивания канала (при слищком больших значениях щ). В умножителе 5 производится предыскажение путем умножения компонент сигнала х;, =О,Ина коэффициент предыскажения С , д= .=О,И, Поступающий с выхода умнояи- теля 5 предыскаженный сигнал у = = х, С;, 1 = О,Изаписывается счастотой Р, в блок 6 памяти, Считывание информации из второго блока 6 памяти происходит с частотой Г 3. На выходе блока 6 памяти формируется блок Е;,О, 1=0 х=1 И О =И+1 Р2 =Р+1,М, где Р = М/2,Здесь и далее символ + означает комплексное сопряжение. Последовательность Е;, =О,Мкомпонент сигнала поступает на вход вычислителя 789006 6довательности х , х=О,Р на коэффициенты К= О,Р, представляющие собой оценки коэффициентов передачи, вычисленные при обработке тестового блока информации, С выхода блока 16 деления блок 13 На выходе дополнительного умножителя 20 формируются произведения Формула изобретения л (51 "ЬЬ= й, Я=о,р, 8=0,1.,-1. (8) лПоследовательности Ь с выхода умножителя 20 поступают на вход сумматора 19 с выхода которого после- довательностьЗаказ 158657 Тираж 660 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж, Раушская наб д, 4/5 Производственно"полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 скретных преобразований Фурье последовательностиь -1о - 5О я = 0,1. -1, Б = О,р(5) поступают на первый вход дополнительного умножителя 20, на второй вход которого из блока 23 памяти поступает заранее записанная в него последовательностьР Ыз =(ВВ, ), Б=О,р, (6)1=0 поступает на вход вычислителя 18 дискретных преобразований Фурье, с выхода которого оценкиМ1 Нл 1лК.= -Ь е , зОР(10)% =коэффициентов передачи поступают на вход дополнительного регистра 17,запись в который происходит с частотой Р. Тем самым обеспечивается запись и хранение в регистре 17 толькотехлоценок К которые получены в результате передачи и приема тестового блол ка, С выхода регистра 17 оценки К1 1О,Р поступают на первый вход блока 16 деления, в котором производится деление каждого элемента послеГ фмм к;Е, = , 1=0,Р (11) 10с частотой Р поступает на вход формирователя 13 разрешенного сигнала,состоящего из последовательно соединенных решающего устройства и декодера амплитудно-фазовой модуляции, вкотором формируется последоватЕльность дискретных сообщений, поступающая на выход устройства. Устройство для передачи дискретных сообщений по авт. св. У 1239880, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости путем адаптации по тестовому сигналу к изменениям импульсного отклика канала, на передающей стороне введены последовательно соединенные четвертый блок памяти и ключ, причем выход первого блока памяти соединен с входом умножителя через ключ, на приемной стороне введены первый блок памяти, а также последовательно соединенные второй блок памяти, первый блок деления, вычислитель обратных дискретных преобразований Фурье,дополнительный умножитель, сумматор, вычислитель дискретного преобразования Фурье, дополнительный регистр и второй блок деления, причем выход умножителя соединен с входом формирователя разрешенного сигнала через второй блок деления, выход первого блока памяти соединен,с вторым входом дополнительного умножителя, а выход умножителя соединен с вторым входом первого блока деления.