Шифратор

.Денисов зовани польэо щений работу числов так и поэвол ельство СССР7/22, 1978.ьство СССР7/22, 1983. та,е- ло- енольз енты гичес ты И-лы,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ У СВИДЕТЕЛЬСТВ(56) Авторское свидеВ 797067, кл. Н 03 МАвторское свидетелУ 1127088, кл. Н 03 М ШИФРАТОР зобретение относится к авто а именно к устройствам прео я информации, и может быть вано в преобразователях пер в код. Изобретение, обеспеч шифратора как при возраста ого значения входного кода,при обратном направлении сч яет расширить область его и ования. П 1 ифратор содержит эл И-НЕ 1-14, триггеры 15-17 и кий блок 18, содержащий элем НЕ 24-39 и инвертор 40. 1 э,1 илИзобретение относится к автоматике, а именно к устройствам преобразования информации, и может быть использовано в преобразователях пере 5 мещений в код.Цель изобретения - расширение области применения шифратора путем обеспечения его реверсивной работы.На чертеже представлена структур ная схема шифратора.Шифратор содержит элементы И-НЕ 1- 14, первый 15, второй 16, третий 17 триггеры, выполненные на элементах И-НЕ и инверторах, логический блок 15 18, информационные 19 и управляющий 20 входы шифратора и первый 21, второй 22 и третий 23 выходы шифратора.Логический блок 18 содержит первый - шестнадцатый элементы И-НЕ 24- 20 39 и инвертор 40.Шифратор работает следующим образом.,Пусть на управляющем входе 20 реверса шифратора присутствует уровень логического "0", а на первый вход элемента И-НЕ 1 поступает потенциал логической "1", на остальных входах шифратора - логический "О". На выходе элемента И-НЕ 1 формирует ся сигнал логического "0", а на выходах элементов И-НЕ 2-8 - сигнал логической "1". Триггеры 15-17 устанавливаются в нулевое состояние.При возникновении импульсных помех, приводящих к пропаданию входного сигнала на первом входе элемента И-НЕ 1, на выходах элементов И-НЕ 9-14 устанавливается нулевой сигнал, однако, на выходах 21-23 шифратора 40 сохраняется информация, записанная в триггерах 15-17.Входные сигналы шифратора поступают с перекрытием при переходе между соседними положениями. Поэтому при 45 поступлении уровня логической "1" на второй вход шифратора на выходе элемента И-НЕ 2 сохранится уровень логической "1", так как на второй вход этого элемента поступает уровень 5 логического "О" с выхода элемента И-НЕ 1. При перепаде потенциала на первом входе шифратора до уровня логического "О" на выходе элемента И-НЕ 1 возникает уровень логической "1", который деблокирует по второму входу элемент И-НЕ 2. Поскольку на втором входе шифратора сохраняется уровень логической "1", на выходе элемента И-НЕ появится уровень логического "О". Код на выходах элементов И-НЕ 9-14 устанавливает триггеры 15-17 в состояние "100".При переключении триггеров 15-17 в состояние "100" на первом выходе логического блока 18 появляется уровень логического "0", который блокирует по третьему входу элемент И-НЕ 1, предотвращая обратное пере-. ключение шифратора в предыдущее состояние после прохождения помехи, еслисрабатывание произошло от таковой.Аналогичным образом переключение шифратора в остальные состояния, при этом элементы И-НЕ 2 и 6 блокируются по третьим входам потенциалом с третьего выхода логического блока 8, элементы И-НЕ 3 и 7 - потенциалом с второго, элементы И-НЕ 4 и 8 четвертого и элемент И-НЕ 5 - потенциалом с первого, выхода логического блока 18.В результате описанного процесса на прямых выходах триггеров 15-17 формируется двоичный код (соответственно первый, второй и третий разряды) состояния шифратора, причем переключение шифратора из предыдущегосостояния в последующее происходитоднократно за время перекрытия вход-,ных сигналов. При этом связь междувыходом каждого из элементов И-НЕ1-8 и четвертым входом предыдущегоэлемента не оказывает влияния на работу шифратора,Если на управляющем входе 20 реверса присутствует сигнал логической"1", логический блок 18 вырабатываетсигналы, обеспечивающие работу шифратора в обратном направлении. Это происходит так. Пусть на первый вход элементаИ-НЕпоступает потенциал логической"1", на его выходе формируется уровень логического "0", который устанавливает через элементы И-НЕ 9-14 триггеры 15-17 в нулевое состояние,Логический блок 18 при этом вырабатывает сигнал логического "0" на трег тьем выходе, блокирующий прямое переключение.Прн поступлении уровня логической "1" на восьмой вход шифратора на выходе элемента И-НЕ 8 сохраняется уровень логической "1", так как на четвертый вход этого элемента посту 372626пает уровень логического "0" с выхода элемента И-НЕ 1. При перепаде по тенциала на первом входе до уровня логического "О" на выходе элемента5 И-НЕ 1 возникает уровень логической "1", который деблокирует по четверто.му входу элемент И-НЕ 8. Поскольку на восьмом входе шифратора сохраняется уровень логической , на выходе элемента И-НЕ 8 появится уровень логического "О". Код на выходах элементов И-НЕ 9-14 установит триггеры 15-17 в состояние "111".При переключении триггеров в сос тояние "111" на первом выходе логического блока 18 появляется уровень логического "О", который блокирует по третьему входу элемент И-НЕ 1, предотвращая прямое переключение 20 шифратора.Аналогичным образом происходит переключение шифратора в остальные состояния.25Логический блок 18, выполненный на элементах И-НЕ 24-40, должен обеспечивать формирование сигналов на выходах в соответствии со следующим алгоритмом. Если на управляющем входе 20 реверса присутствует сигнал логического "О", элементы И-НЕ 33, 35, 31 и 37 заперты этим сигналом, на первом выходе логического блока 18 (выход элемента И-НЕ 26) сигнал ло 35 гического "О" появляется только тогда, когда триггер 15 находится в единичном состоянии, а триггер 16 в нулевом, на третьем выходе блока 18 (выход элемента И-НЕ 38) сигнал 40 логического "0" появляется, когда триггер 16 находится в единичном состоянии, на втором выходе (элемент И-НЕ 29) - когда триггеры 15 и 16 находятся в единичном состоянии, на 45 четвертом (элемент И-НЕ 32) - когда триггер 16 находится в нулевом состоянии. При единичном сигнале на управляющем входе 20.реверса заперты элемен И-НЕ 34, 39, 25 и 28, нуле 50 вой сигнал на первом выходе блока 18 (элемент И-НЕ 26) появляется в единичном состоянии триггера 16; на третьем, (элемент И-НЕ 38) - в нуле-, вых состояниях обоих триггеров 15 и 16, на втором (элемент И-НЕ 29) - при55 нулевом состоянии триггера 16 и на четвертом выходе (выход элемента И-НЕ 32) нулевой сигнал появляется при нулевом состоянии триггера 15 и единичном триггера 16.Логический блок 18 может быть выполнен в виде постоянного запоминающего устройства (ПЗУ), например на микросхеме 155 РЕЗ, при этом в ПЗУ должна быть записана информация, обеспечивающая выполнение приведенного алгоритма работы логического блока 18.формула изобретения1.Шифратор, содержащий элементы И-НЕ, первые входы первого - восьмого элементов И-НЕ являются информационными входами шифратора, выход первого элемента И-НЕ соединен с вторым входом второго элемента И-НЕ и с первыми входами девятого, десятого и одиннадцатого элементов И-НЕ, выходы которых соединены с первыми входами соответственно первого, второго и третьего триггеров, первые выходы первого и второго триггеров и выход третьего триггера являются соответственно первым, вторым и третьим выходами шифратора, выход второго элемента И-НЕ соединен с вторыми входами третьего, десятого и одиннадцатого элементов И-НЕ и с первым входом двенадцатого элемента И-НЕ, выход которого соединен с вторым входом первого триггера, выход третьего элемента И-НЕ соединен с вторыми входами четвертого и девятого элементов И-НЕ, третьим входом одиннадцатого элемента И-НЕ и первым входом тринадцатого элемента И-НЕ, выход которого соединен с вторым входом второго триггера, выход четвертого элемента И-НЕ соединен с вторыми входами пятого, двенадцатого и тринадцатого элементов И-НЕ и четвертым входом одиннадцатого элемента И-НЕ, выход пятого элемента И-НЕ соединен с вторым входом шестого, с третьими входами девятого и десятого и с первым входом четырнадцатого элементов И-НЕ, выход четырнадцатого элемента И-НЕ соединен с вторым входом третьего триггера, выход шестого элемента И-НЕ соединен с вторыми входами седьмого и четырнадцатого, с третьим входом двенадцатого и с четвертым входом десятого элементов И-НЕ, выход седьмого элемента И-НЕ соединен с вторым входом восьмого, с четвертым1372626 Составитель Н.БочароваТехред И.Попович Корректор И.Муска Редактор Н.Рогулич 500/56 Тираж 928 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Заказ Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 входом девятого и с третьими входами тринадцатого и четырнадцатого элементов И-НЕ, выход восьмого элемента И-НЕ соединен с вторым входом перво 5 го и с четвертыми входами двенадцатого, тринадцатого и четырнадцатого элементов И-НЕ, третьи входы первого, второго, третьего и четвертого элементов И-НЕ объединены с третьими 10 входами соответственно пятого, шестого, седьмого и восьмого элементов И-НЕ, о т л и ч а ю щ и й с я тем, что, с целью расширения области применения шифратора путем обеспечения его реверсивной работы, в него введен логический блок, первый, второй, третий и четвертый выходы которого подключены к третьим входам соответст-. венно первого, третьего, шестого и 20 восьмого элементов И-НЕ, первый, второй, третий ичетвертый входы логического блока подключены соответст- . венно к первому и второму выходам первого триггера и к первому и второ му выходам второго триггера, пятый вход логического блока является управляющим входом шифратора, четвертые входы первого, второго, третьего, четвертого, пятого, шестого, седьмого и восьмого элементов И-НЕ подклю-, чены соответственно к выходам второ. го, третьего, четвертого, пятого, шестого, седьмого, восьмого и первого элементов И-НЕ.2.Шифратор по п.1, о т л и ч а ю - щ и й с я тем, что логический блок содержит инвертор и элементы И-НЕ, выход первого элемента И-НЕ соединен с первым входом второго элемента И И-НБ, выход которого соединен с первым входом третьего элемента И-НЕ, выход четвертого элемента И-НЕ соединен с первым входом пятого элемент та И-НЕ, выход которого соединен с 45 первым входом шестого элемента И-НЕ,выход седьмого элемента И-НЕ соединен с первым входом восьмого элемента И-НЕ, выход которого соединен спервым входом девятого элементаИ-НЕ, выходы десятого и одиннадцатого элементов И-НЕ соединены с вторыми входами соответственно шестого идевятого элементов И-НЕ, выход двенадцатого элемента И-НЕ соединен свторым входом третьего элемента И-НЕ,выход тринадцатого элемента И-НЕсоединен с первым входом четырнадцатого элемента И-НЕ, выход которогосоединен с первым входом пятнадцатого элемента И-НЕ, второй вход которого подключен к выходу шестнадцатогоэлемента И-НЕ, выход инвертора соединен с вторыми входами второго ипятого элементов И-НЕ и первыми входами одиннадцатого и шестнадцатогоэлементов И-НЕ, первые входы первогои четвертого элементов И-НЕ объединены и являются первым входом логического блока, первые входы седьмогои тринадцатого элементов И-НЕ объединены и являются вторым входом логического блока, первый вход десятого элемента И-НЕ объединен с вторыми входами четвертого, седьмого и одиннадцатого элементов И-НЕ и является третьимвходом логического блока, первыйвход двенадцатого элемента И-НЕ объединен с вторыми входами первого, три,надцатого и шестнадцатого элементовИ-НЕ и является четвертым входом логического блока, вход инвертора объединен с вторыми входами восьмого, десятого, двенадцатого и четырнадцатого элементов И-НЕ и является пятымвходом логического блока, выходытретьего, шестого, пятнадцатого идевятого элементов И-НЕ являются соответственно первым, вторым, третьими четвертым выходами логического блока.