Датчик фазы

СОЮЭ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН И) 4 0 01 В 25 00 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(57) Изобретение может быть использовано в системах автонастройки антенных согласующих устройств. Цельизобретения - расширение области частотных отстроек помехи и сигнала,при которых обеспечивается помехоустойчивая работа дат чика фазы. Устройство содержит пиковые детекторы5 и 6, элемент 11 сравнения, коммуЯО 1370598 А 1 татор 12, трансформатор 2, конденсаторы 3 и 4 и отрезок 1 фидерной линии. Помехоустойчивая работа датчика фазы обеспечивается при любых сочета-, ниях частот сигнала и помехи, исключая случай кратных и близких к ним отношений этих частот эа счет введения перемножающих цифроаналоговых преобразователей 7 и 8, регистров 9 и 10, коммутатора 13, амплитудного ограничителя 14, интегратора 5, компаратора 16, делителя 17 напряжения, фильтра 18 нижних частот, временного селектора 19, двоичного счетчика 20, генератора 21 счетных импульсов, программируемого постоянного запоминающего устройства 22, де- Ж лителей 23 и 24 частоты и инвертора 25, 1 ил.Изобретение относится к техникеизмерения электрических величин иможет быть использовано в системахавтонастройки антенных согласующихустройств,Целью изобретения является расширение области частотных отстроекпомехи и сигнала, при которых обеспечивается помехоустойчивая работадатчика фазы,Электрическая структурная схемадатчика представлена на чертежеДатчик содержит отрезок 1 фидерной линии, трансформатор 2, конденсаторы 3 и 4, подключенные параллельно отрезку 1 фидерной линии, пиковые детекторы 5 и 6, перемножающиецифроаналоговые преобразователи(ПЦАП) 7 и 8, регистры 9 и 10, элемент 11 сравнения, коммутаторы 12и 13, амплитудный ограничитель 14,интегратор 15, компаратор 16, последовательно соединенные делитель 17напряжения, фильтр 18 нижних частот(ФНЧ),временной селектор 19, двоичный счетчик 20, генератор 21 счетных импульсов, постоянное программируемое запоминающее устройство(ППЗУ) 22, делители 23 и 24 частоты,инвертор 25.Первичной обмоткой трансформатора 2 является потенциальный проводник отрезка фидерной линии, средний вывод вторичной обмотки соединен с об щей точкой соединения конденсаторов 3, 4. Крайние выводы вторичной обмотки трансформатора 2 соединены с входами первого коммутатора 12. Выход первого коммутатора 12 соединен с 40 входом амплитудного ограничителя 14, выход которого подключен к информационному входу интегратора 15, вход сброса которого подключен к выходу первого делителя 23 частоты, выходы 45 пиковых детекторов 5 и 6 соединены соответственно с входами второго коммутатора 13 и входами первого и второго ПЦАП 7 и 8, выход второго коммутатора 13 подключен к входу делите 50 ля 17 напряжения, выходы интегратора 15 и ФНЧ 18 соединены соответственно с входами компаратора 16, выход которого подключен к стробирующему входу временного селектора 19,55счетный вход которого соединен с входом генератора 21 счетных импульсов, вь 2 ходы ПЦАП 7 и 8 соединены соответственно с входами элемента 11 сравнения, управляющие входы первого и второго коммутаторов 12 и 13, счетный вход второго регистра 10 и вход инвертора 25 подключены к выходу вто" рого делителя 24 частоты, выход инвертора 25 соединен со счетным входом первого регистра 9.Датчик фазы работает следующим образом.Ток, протекающий через отрезок 1 фидерной линии, создает на половинах вторичной обмотки трансформатора 2 противофазные напряжения Ч, Ч, находящиеся в квадратурных фазовых отношениях с током фидера.Напряжение Чд на нижнем плече емкостного делителя на конденсаторах 3 и 4 синфазно с напряжением на отрезке 1 фидерной линии. Соотношение напряжений Ч, ( и 2, ) = 1 Ч( 1 1, ) +Чд (12, )и Ч 2 ( ы, ) =Ч,.2( ы, )+Чд ( ы,)зависит от фазы входного импеданса 2 (ы,) согласующего контура АСУ, Выходные напряжения пиковых детекторов 5 и 6 при постоянной времени детекторов м 2 21/ /142 определяются с помощью выражения:ц=1 Р,(,)+Ч( Ц,где 1 д - коэффициент передачи пиковых детекторов.Напряжение (1) поступает на входы опорных напряжений ПЦАП 7 и 8, на цифровые входы которых с выходов регистров 9 и 1 О подаются разряды двоичного кода множителей (коэффициентов поправки) 1 споп 1 , Выражения для выходных напряжений ПЦАП 7 и 8 имеют вид:ПЦ 4 Ч 12 ППЧЧ ПИЦ 22(2)С учетом (2) выходное напряжение датчика, которое снимается с выхода элемента 11, можно записать следующим образом:=К 11, -1н 14 пцпп 1 пцпп 2 поп 1" пи с 1 1 поп 2 пи 42Из (3) слеДует, что влияние помехи на выходное напряжение датчика отсутствует при значениях 1; , коЧпп 22 и торые определяются из уравнения( 4С помощью (1) и (4) можно показать, чтогде п 1, =Ч 2,(142 п)Ч 1 (42)Для устранения погрешности датчика, возникающей при определенном зна 1370598+О 7)=в (и 1) соз еО 1+ р) (6) где з, (и) ь)=6+и+ 2 псоз(до)С+у)огибающая амплитуд; ь, 7), у - фаэовые углы,Пусть функция 0(х) описывает характеристику амплитудного ограничителя 14: 30 ОХ)эп10)х сО Можно показать, что среднее значение положительных полуволн колебанияз(1) определяется выражением:=з (1+и) изменяется от 1/ООп Оуипр.1 отсутствии помехи (п=О) до 2/ 77 при равных амплитудах сигнала и помехи (и=1), На выходе интегратора (со сбросом) 15 формируется напряжение следующего вида; 50г1 )(ы,)з, (1-е )(8) 55 постоянная времени интегратора;время интегрирования; период тактовой частоты. где ТПТе чении 1:и К, двумя аналогичными схемами, характеристики которых отличаются, вследствие неизбежного разброса параметров элементов а так)5 же в целях сокращения числа элементов используется одна схема, которая с помоцью коммутаторов 12 и 13 поочередно подключается к входу и выходу каждого пикового детектора. Принцип работы схемы формирования кода коэффициента поправки основан на зависимости отношения среднего и пикового значений суммарного напряжения сигнала и помехи (1 (С) от отношения их 15 амплитуд. Воспользуемся преобразованием суммарного колебания сигнала и помехи, которое справедливо в области соответствуюцей условию: Напряжение с выхода интегратора15 поступает на первый вход компаратора 16, на второй вход которого через коммутатор 13, делитель 7 напряжения и ФНЧ 8 подаются напряжения с выходов пиковых детекторов 5 и6. ФНЧ предназначен для устранениявлияния амплитудной модуляции помехи на работу схемы формирования кодакоэффициента поправки. Длительностьимпульса на выходе компаратора 16зависит от отношения 11/П , Временной селектор 19 пропускает на входдвоичного счетчика 20 число счетныхимпульсов генератора 21, пропорциональное величине С . Двоичный код свыхода счетчика 20 подается на адресный вход ППЗУ 22. Код зависит от отношения напряжений помехи и сигналаи определяет адреса ячеек памяти ППЗУ22, в которых записаны коды коэффициентов поправки, соответствующиеравенству (5), Коды коэффициентов1 тОп, и К , записываются соответственно в регистры 9 и 10, Работа коммутаторов, интегратора и регистровсинхронизируется схемой, состоящейиз генератора 21 счетных импульсов,делителей 23 и 24 частоты и инвертора 25,Помехоустойчивая работа датчика фазы обеспечивается при любых сочетаниях частот сигнала и помехи, исключая случай кратных и близких к ним отношений этих частот.Формула изобретенияДатчик Фазы, содержащий отрезок фидерной линии, параллельно которой подключены два последовательно соединенных конденсатора, трансформатор, первичной обмоткой которого является потенциальный проводник отрезка фидерной линии, средний вывод вторичной обмотки соединен с общей точкой соединения конденсаторов, а также первый коммутатор, первый и второй пиковые детекторы и элемент сравнения, причем крайние выводы вторичной обмотки трансформатора соединены соответственно с входами первого коммутатора и входами пиковых детекторов, о т л и ч а ю щ и й с я тем, что, с целью расширения области частотных отстроек сигнала и помехи, при которых обеспечивается помехоустойчивая работа датчика, в него введены амЗаказ 416/46 Тираж 772 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. ужгород, ул. Проектная, 4 5плитудный ограничитель, второй коммутатор, интегратор, компаратор, первый и второй перемножающие цифроаналоговые преобразователи, первый и второй регистры, инвертор, последовательно соединенные делитель напряжения и фильтр нижних частот, последовательно соединенные временный селектор, двоичный счетчик, программируемое постоянное запоминающее устройство и 1 О последовательно соединенные генератор счетных импульсов, первый делитель частоты и второй делитель частоты, при этом выход первого коммутатора соединен с входом амплитудно го ограничителя, выход которого подключен к информационному входу интегратора, вход сброса которого подключен к выходу первого делителя частоты, выходы пиковых детекторов соеди О иены соответственно с входами второго коммутатора и входами опорного напряжения перемножающих цифроаналоговых преобразователей, выход второ" го коммутатора подключен к входу делителя напряжения, выходы интегратора и фильтра нижних частот соединенысоответственно с входами компаратора,выход которого подключен к стробирующему входу временного селектора,счетный вход которого соединен с выходом генератора счетных импульсов,выходы.перемножающих цифроаналоговыхпреобразователей соединены соответственно с входами элемента сравнения,управляющие входы первого и второгокоммутаторов, счетный вход второгорегистра и вход инвертора подключенык выходу второго делителя частоты,выход инвертора соединен со счетнымвходом первого регистра, при этомвыход программируемого постоянногозапомирающего устройства подключенк импульсным входам первого и второго регисторов, выходы которых соединены соответственно с управляющимивходами перемножающих цифроаналоговыхпреобразователей.