Устройство для преобразования двоичного кода во временной интервал

(19) (11 51) 4 Н 03 М 5/08 ОП ОБРЕТЕНИ ТОРСНОМУ СВИДЕТЕЛЬСТВУ Полуп сводное СР974 ВАНИЯНТЕРВимГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗДВОИЧНОГО КОДА ВО ВРЕМЕННОЙ(57) Изобретение относится кпульсной технике и предназнач для преобразования двоичного кодаво временной интервал. Изобретениепозволяет повысить точность устройства. Входной последовательный кодзаписывается в преобразователь 7 ипоступает на установочные входыделителя 3, на выходе элемента И 5формируется Импульс, длительность которого пропорциональна числу, записанному в двоичном коде. Устройствосодержит генератор 1 импульсов, элементы И 2,5,6,10, делитель 3 частоты, формирователь 4 импульсов, преобразователь 7 последовательногокода в параллельный, триггеры 8,9,11,13,14, элемент ИЛИ 15 и элементзадержки 1 6. 2 ил.50 55 Изобретение относится к импульсной технике и может быть использовано в информационно-измерительных и вычислительных системах.Цель изобретения - повьппение точности устройства.На фиг,1 показана Функциональная схема устройства для преобразования двоичного кода во временной интервал; на .Фиг.2 - временные диаграммы поясняющие его работу.Устройство для преобразования двоичного кода во временной интервал содержит (фиг.1) генератор 1 импульсов, второй элемент И 2, делитель 3 частоты, Формирователь 4 импульсов, третий 5 и первые 6.1-6.п элементь И, преобразователь 7 последовательного кода в параллельный, третий 8 и четвертый 9 триггеры, четвертый элемент И 1 О, пятый триггер 11 и преобразователь 12 двоичного биимпульсного кода в двоичный код, выполненный на первом 13 и втором 14 триггерах, элементе ИЛИ 15 и элементе 16 задержки. Устройство работает следующимобразом.На вход формирователя 4 подаетсякоманда (Фиг.2 а) в виде уровня "1"произвольной длительности. На выходе формирователя 4 появляется импульс (Фиг.2 в), осуществляющий сбросотриггеров 8 и 14. На инверсном выходе триггера 14 появляется уровень "1,"а на выходе триггера 8 - "О"(фиг.2 г,д). "О" с выхода триггера8 подается на К-входы триггеров 9и 11, устанавливая их в нулевое состояние (фиг.2 е,ж,и,к). Уровень "1"с инверсного выхода триггера 9 подается на второй вход элемента И 2,Уровень "О" с выхода триггера 11(фиг.2 р)на время записи кода.После подачи команды на вход Формирователя 4 производится запись(и+1)-разрядного импульсного последовательного двоичного када (и в . число разрядов преобразователя 7 последовательного кода в параллельный),Код подается старшими разрядами вперед, причем в старших разрядах содер. -, жится преобразуемый код, а младшийразряд произвольный,Код для преобразования подаетсяна информационные входы устройства 5 1 О Г 20 25 30 35 40 45 по двум линиям в виде прямого и инверсного кодов, причем единица в коде соответствует наличию импульса на линии прямого кода и отсутствию импульса на линии инверсного кода, нуль - отсутствию импульса на линии прямого кода и наличию импульса на линии инверсного кода (фиг.2 л, м), Эти импульсы подаются соответственно на К- и Б-входы триггера 13 и входы элемента ИЛИ 15. На выходе последнего формируется пачка импульсов записи (фиг.2 н), а на прямом и инверсном выходах триггера 13 - соответственно обратный и прямой коды, причем длительность импульсов кода расширена до периода повторения импульсов пачки. Разряды обратного и прямого кодов подаются соответственно на 1- и К-входы триггера 14Пачка импульсов .записи через элемент 16 задержки (фиг.2 о) подается на тактовые входы триггеров 8 и 4 и на тактовый вход преобразователя 7 последовательного кода в параллельный, причем задержка импульсов обеспечивает надежную запись кода в преобразователь 7. На инверсном выходе триггера 4 формируются разряды прямого кода (фиг.2 г), которые последовательно подаются на информационный вход преобразовате ля 7.По мере записи разрядов кода в преобразователь 7 "1", которая была первоначально на инверсном выходе триггера 14, перемещается от первого к последнему разряду преобразователя 7. Как только в преобразователь 7 запишутся все и+1 разряды кода, "1" из старшего разряда преобразователя 7 переписываются в триггер 8 и с выхода триггера 8 (фиг.2 д) подается на К-входы триггеров 9 и 11, разрешая изменение их состояния под воздействием сигналов на других входах. Первый импульс с выхода генератора 1 после появления "1" на выходе триггера 8 изменяет состояниетриггера 9 (фиг,2 ж,е), так как наего 1- и К-входах присутствует "1"."О" с инверсного выхода триггера 1(фиг.2 ж) блокирует элемент 2 И.Второй импульс с генератора 1 проходит через элемент И 10 (фиг.2 д),открытый уровнем "1" с прямого выхода триггера 9, на счетный вход триггера 11. По срезу этого импульсатриггеры 9 и 11 изменяют свои состояния (фиг.2 ж,е,к,и), при этом "О" с инверсного выхода триггера 11 подается на входы триггера 9, запрещая изменение его состояния под воздействием сигналов на тактовом входе. "0" с прямого выхода триггера 9 (фиг.2 е) запирает элемент И 1 О, запрещая прохождение импульсов на тактовый вход триггера 11. Одновременно импульс с выхода элемента И 10 подается на вторые входы элементов И б, разрешая прохождение параллельного кода из преобразователя 7 на входы делителя 3 частоты. На выходе делителя 3 частоты появляется "1" (фиг,2 п), которая подается на первый вход эле- мента И 5, на втором входе которого появляется "1 с прямого выхода триггера 11 по срезу импульса на выходе элемента И 10. На выходе элемента И 5 появляется "1", т.е. начинается формирование временного интервала .(фиг.2 р)..1 с выхода делителя 3 частоты подается на первый вход элемента И 2, на второй вход которого подается "1" с инверсного выхода триггера 9 (фиг.2 и, появляющаяся по срезу импульса на выходе элемента 10 И. Импульсы с генератора 1 начинают проходить на тактовый вход делителя 3 (фиг.2 с).Таким образом, начало формирования временного интервала жестко привязано к срезу второго импульса генератора 1 после окончания записи кода в преобразователь 7, что исключает ошибку преобразования из-за асинхронной подачи команды на вход формирователя 4. Кроме того, при записи кода в делитель 3 частоты, когда происходит изменение состояния его разрядов, на его выходе возможно появление ложных сигналов начала формирования временного интервала. Однако это не оказывает влияния на работу устройства, так как элементы И 2 и 5 блокируются на время записи кода, что исключает ошибку преобразования ивозможность появления ложных сигналов на выходе устройства.Как только во всех разрядах делителя 3 появляются "1", на его выходе устанавливается логический "О" (фиг.2 п), который запирает элементы И 2 и 5. На выходе элемента И 5 появляется "О" (фиг.2 р), т.е. заканчи 20 25 30 35 40 45 50 55 вается формирование временного интервала. При этом прекращается прохождение импульсов. с генератора 1 на тактовый вход делителя 3 (фиг.2 с)Длительность временного интервала, формируемого на выходе элемента И 5= И Т, где И - число, соответствующее двоичному коду, сформированному на выходах преобразователя 7 Т - период повторения импульсов генератора 1.Б предлагаемом устройстве точность преобразования определяется только нестабильностью частоты генератора 1 и нестабильностью задержек цифровых элементов, -.зк как начало и конец формируемого временного интервала жестко привязаны к срезу импульсов генератора 1. Таким образом, предлагаемое устройство по сравнению с известным обеспечивает повышение точности преобразования последовательного двоичного кода во временной интервал. Формула изобретения Устройство для преобразования двоичного кода во временной интервал, содержащее делитель частоты, преобразователь последовательного кода в параллельный, элемент ИЛИ, первые элементы И, первый триггер и генератор импульсов, отличающееся тем, что, с целью повышения точности устройства, в него введены формирователь импульсов, второй - четвертый элементы И, второй - пятый триггеры и элемент задержки, входы установки в 0 и установки в "1" первого триггера обьединены соответственно с первым и вторым входами элемента ИЛИ и являются информационными входами устройства, прямой и инверсный выходы первого триггера соединены соответственно с первым и вторым информационными входами второго триггера, выход которого соединен с информационным входом преобразователя последовательного кода в параллельный, выходы которого соединены с первыми входами соответствующих первых элементов И, выходы которых соединены с соответствующими установочными входами делителя частоты, выход делителя частоты соединен с первыми входами второго и третьего элементов И, выход второгоэлемента И соединен с тактовым вхоТираж 900Государственноголам изобретенийМосква, Ж, Ра Зака писно омитета СССРоткрытий ская наб., д.4/5 оизводственно-полиграфическое предприятие,г,ужгород, ул,Проектна 5 13634 дом делителя частоты и является первым выходом устройства, выход элемента ИЛИ соединен через элемент задержки с тактовыми входами второго, 5 третьего триггеров и преобразователя последовательного кода в параллельный, информационный вход третьего триггера подключен к последнему выходу преобразователя последова тельного кода в параллельный, выход третьего триггера соединен с входами установки в "0" четвертого и пятого триггеров, прямой и инверсный выходы четвертого триггера соединены 15 соответственно с первым входом четвертого элемента И и вторым входом второго элемента И, выход четвертого элемента И соединен с тактовым входом пятого триггера и вторыми 20 входами первых элементов И, прямойи инверсный выходы пятого триггерасоединенысоответственно с вторымвходом третьего элемента И и первым,вторым информационными входами четвертого триггера, выход третьего элемента И является вторым выходом устройства, выход генератора ИМпульсовсоединен с третьим входом второгоэлемента И, тактовым входом четвертого триггера и вторыми входом четвертого элемента И, вход формирователя импульсов является входом "Пускиустройства, выход формирователя импульсов соединен с входами установки в 0 второго, третьего триггеров и преобразователя последовательногб кода в параллель