Устройство для определения частот обращения к программам
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1357963
Авторы: Батраков, Вилков, Назаров, Омельченко, Сущев
Текст
(51)4 О 06 Р 1 ПИСАНИ ЕТЕНИ С.В.На- ченко ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Фараджев В,А. и др. Комплекс аппаратных средств ЭВМ для отладки программ реального времени. - УСиМ,1980, М 1, с. 49-51.Авторское свидетельство СССРВ 980096, кл. О 06 Г 11/26, 1982(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЧАСТОТ ОБРАЩЕНИЯ К ПРОГРАМИАИ(57) Изобретение относится к вычислительной технике и может быть использовано для получения характерис.8013579 3 А 1 тик программ. Устройство содержитрегистр 1 кода операции (модуля), накоторый принимается-код модуля ОС,вызванного выполняемой программой,блок 10 буферной памяти, которыйпредназначен для хранения кодов модулей ОС и частот обращений к ним,счетчик 8 адреса, который обеспечивает адресацию в блоке буферной памяти, блок элементов И 2, элементы 3,4 задержки, элементы ИЛИ 5, 6, 7,дешийратор 11, элемент И 12, блок 13элементов ИЛИ. Устройство позволяетопределять частоты использования модулей операционной системы во времявыполнения исследуемой программы.1 э.п. А-лы, 1 ил.1135Изобретение относится к вычисли- "тельной технике и может быть использовано при отладке программ, а такжедля определения частоты использованиямодулей операционной системы (ОС)при решении задач оптимизации структуры ОС.Цель изобретения - расширение класса решаемых задач .за счет запоминания частот обращения к модулям ОС вовремя выполнения исследуемой программыеСтруктурная схема устройства для, отладки программ приведена на черте.же.Устройство для определения частотобращения к программам содержит регистр 1 кода операции, блок 2 элементов И, первый 3 и второй 4 элементызадержки, первый 5, второй 6 и третий7 элементы ИЛИ, счетчик 8 адреса,триггер 9, блок 10 буферной памяти,содержащий дешифратор 11, элемент И12, блок 13 элементов ИЛИ и И запоминающих ячеек (где М - количество модулей ОС, имеющих уникальные имена)каждая из которых имеет регистр 14,первый 15 и второй 16 блоки элементов И, элемент И 17, элемент ИЛИ 18,счетчик 19 импульсов и схему 20 сравнения, информационный вход 21, тактовый вход 22, вход 23 чтения, вход24 начальной установки, вход 25 признака окончания считывания, выход 26готовности, выход 27 результата.Устройство работает следующим образом,Первоначально на вход 24 устройства поступает сигнал сброса, который устанавливает в нулевое состояние все регистры 14 и счетчики 19блока 1 О буферной памяти (БП), черезтретий элемент ИЛИ 7 сбрасывает счетчик 8 адреса, а через первый элементИЛИ 5 - триггер 9, На единичном выходе триггера 9 устанавливается низкий потенциал, который через выход26 устройства выдается в ЭВМ, сигнализируя о готовности устройства в режиме записи информации в буфернуюпамять. Высокий потенциал с инверсного выхода триггера 9 поступает начетвертый вход первого блока 15 элементов И всех ячеек БП, разрешая темсамым запись информации в БП. Код,установленный на группе выходов счетчика 8 адреса (нулевой код), поступает на дешифратор 11 БП, На соответствующем выходе дешифратора 11 (пер 7963вом) устанавливается высокий потенциал, который поступает на первыйвход первого блока 15 элементов Исоответствующей ячейки (первой) БП,разрешая тем самым запись информациив данную ячейку БП. Устройство к работе готово,При обращении исследуемой програм 10мы к ОС ЭВМ вырабатывает сигнал,который поступает на вход 22 устройства.Одновременно по группе информационных входов 21 устройства поступаетсоответствующий код модуля (уникаль 15 фное имя) который через блок 2 элементов И принимается в регистр 1 кодаоперации. Этот код с группы информационных выходов регистра 1 кода операции поступает на второй вход первого блока 15 элементов И каждой ячей 20ки БП. Сигнал, поступающий на вход22 устройства, проходит через второйэлемент 4 задержки и поступает натактовые входы схем 20 сравнения всех25 ячеек БП (на обоих выходах схем 20сравнения при отсутствии управляющего .сигнала присутствуют низкие потенциалы). На первую группу информационных входов схемы 20 сравнения каждой ячейки БП поступает код, храня 30щийся в данныи момент времени на реогистре 1 кода операции. На вторуюгруппу информационных входов схемы20 сравнения каждой ячейки БП поступает код, хранящийся в данный момент35 времени на регистре 14 соответствующей ячейки БП, Возможны два случая.В случае;.если ни в одном регистре14 ячеек ЬП не содержится код, соответствующий коду имени вызываемого40 модуля ОС (а при первом обращении таки будет), все схемы 20 сравнения припоступлении управляющего сигнала вырабатывают на втором выходе сигналнесравнения. Тогда на выходе элемен 45 та И 12 БП формируется сигнал, который поступает на второй вход элемента И 17 и третий вход первого блока15 элементов И всех ячеек БП. По этому сигналу содержимое регистра 1 коБа да операции через соответствующийпервый блок 15 элементов И ячейки переписывается в регистр 14 ячейки БП,в которую дешифратором 11 БП разрешена запись (в начале работы в пер55 вую ячейку). Этот же сигнал, пройдячерез соответствующие элемент И 17и элемент ИЛИ 18, заносит в счетчик19 данной ячейки (первой) БП единицу. Сигнал с выхода элемента И 1255 3 135796 БП поступает также на вход первого элемента 3 задержки. Сигнал, формируемый на выходе первого элемента 3 . задержки, пройдя через второй элемент ИЛИ 6, увеличивает содержимое счетчика 8 адреса на единицу. Тем самым определяется смежная ячейка блока 10 БП для записи информации при возникновении ситуации аналогичной вы ше описанной.В случае, если в регистре 14 одной из ячеек блока 10 БП к моменту прихода сигнала на первый управляющий вход 22 устройства хранится код модуля ОМ, к которому обращается программа, то с лриходом сигнала на тактовый вход схем 20 сравнения толь .ко соответствующая схема 20 сравнения выработает на первом выходе сигнал 20 сравнения, который.через соответствующий элемент ИЛИ 18 увеличивает содержимое соответствующего счетчика 19 на единицу.В момент окончания работы исследу емой программы (пакета программ) в блоке 10 БП хранится информация, содержащая коды уникальных имен модулей ОС и частоты обращений к ним.Считывание содержимого блока 10 БП осуществляется следующим образом. ЭВМ вырабатывает сигнал, который поступает на второй управляющий вход 23 устройства. Этот сигнал устанавливает в единичное состояние триггер 9. На единичном выходе данного послед-З 5 него устанавливается высокий потенциал, который через выход 26 устройства выдается в ЭВМ, сигнализируя оготовности устройства к работе в ре 40жиме чтения. Высокий потенциал с единичного выхода триггера 9 поступает .на второй вход второго блока 16 элементов И всех ячеек БП., разрешая темсамым считывание информации из блока45 10 БП. Одновременно управляющий сигнал, поступающий на второй управляющий вход 23 устройства, через третий элемент ИЛИ 7 устанавливает в нулевое состояние счетчик 8 адреса. Появляющийся высокий потенциал на соответствующем выходе дешифратора 11 БП (первом), поступая на первый вход второго блока 16 элементов И соответствующей ячейки БП (первой), разрешает считывание информации, хранящейся в данной ячейке БП (содержимого регистра 14 и счетчика 19). Эта информация через блок 13 элементов ИЛИ БП поступает на группу информационных выходов 27 устройства. Начетвертый управляющий вход 25 устройства из ЭВМ начинают поступать сигналы с частотой, обеспечивающей считывание информации из одной ячейкиБП. Каждый такой сигнал через второйэлемент ИЛИ 6 увеличивает содержимоесчетчика 8.адреса, тем самым разрешая считывание информации из смежнойячейки блока 10 БП. После считыванияинформации из последней ячейки БПочередной сигнал, поступающий на четвертый управляющий вход 25 устройства, обнуляет счетчик 8 адреса и импульс сквозного переноса поступает свыхода переполнения счетчика 8 адреса через первый элемент ИЛИ 5 навход установки в нулевое состояниетриггера 9. На единичном выходе последнего появляется нулевой потенциал, который запрещает считываниеинформации. Одновременно он поступает через выход 26 устройства в ЭВМ,сигнализируя об окончании режима чтения,Формула изобретенияУстройство для определения частот обращения к программам, содержащее регистр кода операции, блок элементов И, первый элемент задержки, первый и второй элементы ИЛИ, счетчик адреса, триггер и блок буферной памяти, причем вход начальной установки устройства соединен с первым входом первого элемента ИЛИ, выход первого элемента задержки соединен с первым входом второго элемента ИЛИ, выход которого соединен со счетным входом счетчика адреса, информационный выход счетчика адреса соединен с адресным входом блока буферной памяти, информационный выход которого является выходом результата устройства, единичный выход триггера соединен с входом чтения. блока буферной памяти, о т л и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач за счет возможности определения частоты обращения к модулям операционной системы во время выполнения исследуемой программы, в него введены второй элемент задержки и третий элемент ИЛИ, причем вход начальной установки устройства соединен с входом сброса блока буферной памяти,и с первым входом третьего элементаИЛИ, выход которого соединен с входомначальной установки счетчика адреса,вход чтения устройства соединен сединичным входом триггера и вторымвходом третьего элемента ИЛИ, выходпереполнения счетчика адреса соединен с вторым входом первого элемента ИЛИ, выход которого соединен снулевым входом триггера, инверсныйвыход которого соединен с входом записи блока буАерной памяти, единичный выход триггера является выходомготовности устройства, вход признакаокончания считывания устройства соединен с вторым входом второго элемента ИЛИ, инАормационный вход и тактовый вход устройства соединены соответственно с первым и вторым входамиблока элементов И, выход которогосоединен с инАормационным входомрегистра кода операции, тактовый входустройства через второй элемент задержки соединен с тактовым входомблока буАерной памяти, выход регистра кода операции соединен с информационным входом блока буферной памяти,выход признака наличия информации блока буАерной памяти соединен с входомпервого элемента задержки. Составитель И.СигаловТехред Л.Сердюкова Редактор Л.Лангаэо Корректор Л. ПилипенкоЩ аэиэ ЭЕЮ ив МММ аШЗаказ 6000/50 Тираж б 71 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва,Ж, Раущская наб., д, 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок буАерной памяти содержит денифратор, блок элементов ИЛИ, элемент И и И запоминающих ячеек (где И - количество слов буАерной памяти).блока буАерной памяти, каждая из которых содержит регистр, первый и второй блоки элементов И, элемент И, элемент ИЛИ, счетчик и схему сравнения, причем адресный вход блока соединен с входом 79 бЗ фдеюифратора, -й выход деюифратора(=1,И) соединен с первыми входамипервого и второго блоков элементов И 5и первым входом элемента И соответствующей -й ячейки, выход несравнениясхемы сравнения х-й ячейки (=1,И)соединен с соответствующим-м входомэлемента И, выход которого являетсярыходом признака наличия информацииБлока, выход второго блока элементовИ -й ячейки (х=1,И) соединен с соответствующим -м входом блока элементов ИЛИ, выход которого является ин Формационным выходом блока, в каждоМ .ячейке блока первая группа инАормационных входов и тактовый вход схемысравнения подключены соответственно кинформационному и тактовому входамблока, второй, третий и четвертый входы первого. блока элементов И подключены соответственно к информационному входу, выходу признака наличияинАормации и входу записи блока, вто рой вход элемента И подключен к выхо. ду признака наличия информации блокавторой вход второго блока элементов И подключен к входу чтения блока,входы начальной установки регистраи счетчика подключены к входу сбросаблока, выход первого блока элементовИ соединен с входом регистра, группа разрядных выходов которого соединена с второй группой инАормационныхвходов схемы сравнения, выход сравЗ 5 нения которой соединен с первым входом элемента ИЛИ, выход элемента Исоединен с вторым входОм:элементаИЛИ, выход которого соединен со счет,ньм входом счетчика, выходы разрядов аорегистра и счетчика соединены с третьими входами соответствующих элементов И второго блока.
СмотретьЗаявка
3906570, 07.06.1985
ВОЕННАЯ АКАДЕМИЯ ИМ. Ф. Э. ДЗЕРЖИНСКОГО
БАТРАКОВ ВАЛЕРИЙ АЛЕКСАНДРОВИЧ, СУЩЕВ ВЛАДИМИР ИВАНОВИЧ, НАЗАРОВ СТАНИСЛАВ ВИКТОРОВИЧ, ВИЛКОВ СЕРГЕЙ ЛЕОНИДОВИЧ, ОМЕЛЬЧЕНКО АЛЕКСАНДР СЕРГЕЕВИЧ
МПК / Метки
МПК: G06F 11/28
Метки: обращения, программам, частот
Опубликовано: 07.12.1987
Код ссылки
<a href="https://patents.su/4-1357963-ustrojjstvo-dlya-opredeleniya-chastot-obrashheniya-k-programmam.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для определения частот обращения к программам</a>
Предыдущий патент: Устройство для контроля электропитания цвм
Следующий патент: Устройство для контроля выполнения программ
Случайный патент: Способ разделения стального листа