Устройство распознавания частоты

(51)4 С 01 К 23/02 ОПИСАНИЕ ИЗОБРЕТЕНИЯЙ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельство СССР У 830250,. кл. С О 1 К 23/00, 1979,Авторское свидетельство СССР В 468178. кл. С 01 К 23/02, 1974. (54) УСТРОЙСТВО РАСПОЗНАВАНИЯ ЧАСТОТы(57) Изобретение относится к технике допускового контроля частоты. Целью изобретения является повышение быстродействия и расширение функциональных возможностей. Для достижения этой цели в устройство дополнительно введены блок 5 тактирования, формирователь 4 меандра, программируемыйделитель 2 частоты, буферный регистр1, магистраль микропроцессора 10.При этом дешифратор выполнен в видемноговходового элемента И 8, а счетчик б импульсов снабжен входом предварительной записи. Устройство такжесодержит генератор 3 эталонных импульсов, трехвходовый элемент И 7,элемент И 9. Устройство обеспечивает распознавание частоты за время,не превьппающее один период, при этомрасширяются функциональные возможности устройства за счет включения егов автоматизированную систему измерения. 2 ил.1 135Изобретение относится к техникедопускового контроля частоты,Цель изобретения - повышение быст, 1 одействия и расширение функциональных воэможностей.На фиг. 1 представлена функциональная схема устройства, на фиг.2 -временные диаграммы, поясняющие егоработу.Устройство содержит буферный регистр 1, программируемый делитель 2частоты, генератор 3 эталонных импульсов, формирователь 4 меандра,блок 5 тактирования, счетчик 6 импульсов с предварительной установкой,трехвходовый элемент И 7, многовходовый элемент И 8, элемент 9 и магистраль 10 микропроцессора,Вход буферного регистра 1 соединен с магистралью 10 микропроцессора, а выход - с входом предварительной записи счетчика 6, управляющийвход программируемого делителя 2соединен с магистралью 10 микропроцессора, информационный - с первымвыходом эталонного генератора 3 им пульсов, а выход - с вторым входомэлемента И 7, второй выход эталонного генератора 3 импульсов соединенс тактовым входом блока 5 тактирования, управляющий вход которого соединен с выходом формирователя 4меандра и первым входом элемента И 7выходы блока 5 тактирования соединены соответственно с первым входомэлемента И 9 и входом разрешения перезаписи счетчика 6, счетный входкоторого соединен с выходом элемента И 7, выход и+1-го разряда соединенс инверсным третьим входом элементаИ 7, а выходы разрядов с К+1-го пои-й (где и) К) включительно соединены соответственно с входами многовходового элемента И 8, выход которого соединен с вторым входом элемента И 9, управляющий вход формирователя 4 меандра соединен с магистралью 10. микропроцессора. Устройство работает следующим образом.По магистрали 10 микропроцессора в буферный регистр 1 заносится код смещения Е а в программируемый делитель 2 - код, коэффициента деления, при этом на выходе программируемого делителя устанавливается частота импульсов, равная отношению частоты сигнала, поступающего с генера 4125 2 тора 3 импульсов, к коэффициентуделения делителя 2,Формирователь 4 меандра преобразует входной синусоидальный сигнал2,1 (фиг, 2) и сигнал прямоугольнойформы 2.2, Цикл распознавания начинается с нулевого сигнала на выходеформирователя 4 меандра. Этот сигналзапускает блок 5 тактирования. Второйтактовый сигнал 2,4, поступающийна вход перезаписи счетчика 6, записывает код буферного регистра 1 всчетчик 6,15 Первый полупериод входного сигнала 2,1 соответствует положительномуперепаду и положительному сигналуна выходе формирователя 4 меандра(2,2),Входной положительный сигнал прямоугольной формы с выхода формирователя 4 меандра закрывает блок тактирования по управляющему входу и поступает на вход трехвходового элемен 25 та И 7, открывая его, и тем самымразрешает прохождение импульсов заполнения 2,5 с выхода программируемого делителя 2 на счетный входсчетчика 6 (2.6),Код смещения Й , предварительнозанесенный в счетчик 6, в сумме спросчитанной пачкой импульсов, есличастота сигнала с.оответствует ожидаемой, составляет все единицы в старших разрядах счетчика 6 от К+ 1 до ии поэтому на выходе элемента И 8 формируется сигнал, подтверждающий,чтораспознавание произошло. Если жекакой-либо из разрядов от К+1-го до4 О п-й равен нулю по завершению циклараспознавания, значит частота распознаваемого сигнала не соответствует ожидаемой.Для того, чтобы сигналы, кратные45по частоте ожидаемому, не были восприняты как ожидаемый сигнал, и+1-йразряд счетчика 6 при переходе изнулевого в единичное состояние блокирует элемент И 7 по инверсному входудо конца измерительного полупериода50В этом случае с 1-го по и-й разрядысчетчика 6 находятся в нулевом состоянии, Ложного распознавания непроисходит. Второй полупериод входного сигнала 2,2, соответствующий отрицательному перепаду и нулевому сигналу на выходе формирователя 4 меандра, блокирует элемент И 7, счет прекращает 3 13541ся и запускается блок 5 тактирования,на выходах которого формируются выходные тактовые последовательности2.3 и 2;4,Первый тактовый импульс 2.3 стро 5бирует элемент И 9. Если во времяпервого полупериода произошло распознавание, сигнал об этом поступает навыход устройства, если нет, то состояние выхода устройства распознавания не изменяется.Второй тактовый импульс 2.4 записывает в счетчик 6 код с выхода буферного регистра 1. Схема готова к следующему циклу распознавания.Диапазон й ЬЕ, в пределах которого отклонение частоты входного сигна ла от ожидаемой приведет к распознаванию, задается тем, что младшие разряды счетчика 6 от первого до К-го не заведены на элемент И 8. Если Ер - некоторая частота распознавания, 25 то распознавание происходит, если входной сигнал лежит в диапазоне от (Ер- ьЕ) до (Ер + дЕ), при ЬЕ 2/2 =2", Е =2 -2",30Поскольку Ер и 6 Е фиксированы для конкретного устройства распознавания то настройка на необходимую частотупроизводится подбором частоты заполнения счетчика 6 путем перестройки программируемого делителя 2 и изменением кода смещения Е, записываемого в счетчик 6.Таким образом, распознавание час тоты осуществляется эа время, не превьппающее ее один период, при этом расширяются функциональные воэможости устройства за счет воэможности включения его в автоматизированную 4 б систему измерения,254Формула изобретенияУстройство распознавания частоты, содержащее счетчик импульсов, соединенный с дешифратором, генератор импульсов эталонной частоты, элементы И, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и расширения функциональных воэможностей, в него введены блок тактирования формирователь меандра, программируемый делитель, буферный регистр, магистраль микропроцессора, дешифратор выполнен в виде многовходового элемента И, а счетчик импульсов снабжен входом предварительной записи, причем вход буферного регистра, управляющие входы программируемого делителя и формирователя меандра подключены соответственно к магистрали микропроцессора, выход буферного регистра соединен с входом предварительной записи счетчика импульсов, информационный вход программируемого делителя соединен с первым выходом генератора импульсов эталонной частоты, а выход - с вторым входом трехвходового элемента И, первый вход которого соединен с управляющим вхо-, дом блока тактирования и выходом фор" мирователя меандра, второй выход генератора импульсов эталонной частоты соединен с тактовым входом блока тактирования, выходы которого соединены соответственно с первым входом элемента И и входом разрешения перезаписи счетчика импульсов, счетный вход которого соединен с выходом трехвходового элемента И, выход и+1-го разряда соединен с инверсным третьим входом трехвходового элемента И, а выходы разрядов с К+1-го по и-й (где иК).включительно соединены соответственно с входами многовходо" вого элемента И, выход которого соединен с вторым входом элемента И.1354125 2,2 2,Ф Составитель Е.МинкинРедактор А.Ворович Техред.Л.Олийнык Корректор С.Черни Заказ 5689/40 Тираж 730ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий1 13035, Москва, Ж, Раушская наб., д. 4/5 Подписное Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4