Задающий генератор многофазного квазисинусоидального напряжения

СОЮЗ СОВЕТСКИХСОЦИАЛ ИСТИЧЕСНИХРЕСПУБЛИК 19) (11) С 50 4 Н 02 М 7/ ОПИСАНИЕ ИЗОБРЕТЕНИ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(54) ЗАДАЮШИЙ ГЕНЕРАТОР МНОГОФАЗНОГОКВАЗИСИНУСОИДАЛЬНОГО НАПРЯЖЕНИЯ(57) Изобретение относится к преобразовательной технике н может быть использовано в системах управления преобразователями частоты модуляционного типа. С целью расширения функциональных возможностей введены второйсчетчик 2 с коэффициентом деления,равным числу фаз выходного напряжения, дешифратор 11, сумматор 8, мультиплексор 7, демультиплексор 10, эадатчики кода 4, 5, 6 и регистры памяти 12, 13, 14 по числу фаэ выходного напряжения. С помощью указанных элементов осуществляется периодическая фиксация в регистрах памяти 12, 13, 14 с последующим цифроаналоговым преобразованием кодов дискретных выборок синусоидального напряжения раэличнык фаз выходного напряжения в соответствии с текущим состоянием счетчика 3 и с учетом кодов Фазовых сдвигов формируемых эадатчиками кодов 4, 5, 6, Задающий генератор многофазного квазисинусоидального напряжения позволя- а ет изменять фазовый сдвиг выходных напряжений и, кроме того, испольэовать для формирования многофазной системы выходных напряжений одно постоянное запоминающее устройство. 2 ил,мультиплексора 10 и дешифратора 11.Деленные по частоте в ш раз тактовыеимпульсы с одного из выходов счетчика2 поступают на вход счетчика 3. Допустим, в начальный момент временисчетчик 2 обнулен, При этом в соответствии с кодом на управляющих входах мультиплексора 7, демультиплексора 10 и входах дешифратора 11 производятся следующие переключения;дешифратор 11 открывает регистр 12памяти, мультиплексор 7 подключаетвыходы задатчика 4 кода к вторымвходам сумматора 8, демультиплексор10 подключает выходы постоянного запоминающего устройства 9 к входам регистра 12 памяти, При этом на выходесумматора 8 формируется двоичный кодадреса (фиг, 2,Б ) для постоянногозапоминающего устройства 9, полученный в результате суммирования кодана выходе счетчика 3 (фиг, 2,П) икода на выходе задатчика 4 кода. Кодна выходе задатчика 4 кода определяет фазовый сдвиг первого выходногонапряжения Б, (обычно он принимаетсянулевым). В соответствии с этим навыходе постоянного запоминающего устройства 9 формируется код дискретнойвыборки синусоидального напряженияпервой фазы (фиг, 2, П ), определяемой текущим состоянием счетчика 3 внулевой момент времени, который подается на вход регистра 12 памяти.С приходом тактового импульса состояние счетчика 2 меняется (фиг, 2).При этом происходят следующие переключения: дешифратор 11 закрывает регистр 12 памяти, фиксируя тем самымпредыдущую кодовую комбинацию наего входе, и открывает регистр 13 памяти, мультиплексор 7 отключает выходы задатчика 4 кода от вторых входовсумматора 8 и подключает к последнимвыходы задатчика 5 кода, демультиплексор 10 отключает выход постоянного запоминающего устройства 9 отвходов регистра 12 памяти и подключает его к входам регистра 13 памяти.Так как задатчик 5 кода формирует навыходе код фазового сдвига второговыходного напряжения устройства, тона выходе сумматора 8 формируется адресный код (фиг, 2), определяемыйтекущим состоянием счетчика 3, сучетом фазового сдвига между первыми вторым выходными напряжениями устройства. Код,соответствующей этому 11339829 2Изобретение относится к преобра- -зовательной технике и может быть использовано в системах управления преобразователями частоты модуляционногоБтипа,Целью изобретения является расширение функциональных воэможностейустройства.На фиг. 1 представлена обобщеннаяфункциональная схема устройства; нафиг. 2 - эпюры сигналов, поясняющиеработу устройства, формирующего трехфазную систему выходных напряжений,Устройство содержит генератор 1тактовых импульсов, счетчики 2 и 3,задатчики 4 - 6 кода, мультиплексор17, сумматор 8, постоянное запоминающее устройство 9, демультиплексор 10,дешифратор 11, регистры 12 - 14 памя.ти и цифроаналоговые преобразователи 15 - 17, Выход генератора тактовых импульсов подключен к входу счетчика 2 с коэффициентом деления, равным числу фаэ выходного напряжения, 25выходы которого соединены с управляющими входами мультиплексора 7,демультиплексора 10 и входами дешифратора 11, один из выходов счетчика2 соединен с входом счетчика 3. Выходы счетчика 3 соединены с первымивходами сумматора 8, вторые входы которого подключены к выходу мультиплексора 7, информационные входы которого лодключены к выходам задатчиков 4 - 6 кода, Выходы сумматора 8подключены к входам постоянного запоминающего устройства 9, выходы которого соединены с информационнымивходами демультиплексора 10. Выходы40демультиплексора 10 через регистры12 - 14 памяти подключены к входамцифроаналоговых преобразователей 15 -17, выходы которых являются выходами устройства. Входы же управлениярегистров 12 - 14 памяти подключены45к соответствующим выходам дешифратора 11.1Устройство работает следующим образом. 50Под действием тактовых импульсовс выхода генератора 1 тактовых импульсов (фиг. 2,П,) счетчик 2 осуществляет деление частоты этих импульсов в.ш раз (где ш - число фазвыходного напряжения устройства),формируя при этом на выходе двоичныйкод (фиг. 2, Б ), синхронно управляющий работой мультиплексора 7,де13398 адресу дискретной выборки синусоидального напряжения, подается в регистр 13 памяти. С приходом очередного тактового импульса состояние счетчика 2 снова меняется. При этом5 дешифратор 11 фиксирует (фиг, 2, Б,) в регистре 13 памяти код дискретной выборки напряжения второй фазы и переходит к обслуживанию следующего очередного регистра памяти, Мультиплексор 7 подключает к сумматору 8 очередной задатчик кода, а демультиплексор 10 подключает выходы постоянного запоминающего устройства 9 к входам очередного регистра памяти, Дальнейшие процессы аналогичны до прихода ш-го тактового импульса. По приходу ш-го тактового импульса счетчик 2 обнуляется, а счетчик 3 устанавливается в следующее состояние, При этом дешифратор 11 снова открывает регистр 12 памяти, мультиплексор 7 снова подключает выход задатчика кода 4 к вторым входам сумматора 8, де б мультиплексор 10 подключает выход постоянного запоминающего устройства 9 к входам регистра 12 памяти, При этом цифроаналоговые преобразователи 15 - 17 непрерывно производят преобразование кодовых комбинаций на выходах регистров 12 - 14 памяти в ступенчатое многофазное квазисинусоидальное напряжение (фиг. 2,П,), Дальнейшие процессы происходят аналогично описанным, Таким образом.35 происходит полное формирование выходных напряжений устройства. Выполнение устройства предлагаемым образом позволяет расширить его функциональные возможности за счет введения возможности изменения фазового сдвига в необходимых пределах путем соответствующего изменения кода на выходах задатчиков 4 - 6 кода, при одновременном упрощении устройства, обусловленном применением для форми 294рования многофазного напряжения одного постоянного запоминающего устройства. Формула изобретения Задающий генератор многофазного квазисинусоидального напряжения, содержащий генератор тактовых импульсов, первый счетчик, постоянное запоминающее устройство, запрограммированное в соответствии с синусоидальным законом, и цифроаналоговые преобразователи по числу фаз выходного напряжения, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей, введены второй счетчик с коэффициентом деления, равным числу фаз выходного напряжения, дешифратор, сумматор, мультиплексор, демультиплексор, задатчики кода и регистры памяти по числу фаз выходного напряжения, причем выход генератора тактовых импульсов подключен к входу второго счетчика, выходы которого соединены с управляющими входами мультиплексора, демультиплексора и входами дешифратора, один из выходов второго счетчика соединен также с входом первого счетчика, выходы которого подключены к первым входам сумматора, вторые входы которого соединены с выходами мультиплексора, выходы - с входами постоянного запоминающего устройства, запрограммированного в соответствии с синусоидальным законом, выходы которого подключены к информационным входам демультиплексора, выходы демультиплексора через соответствующие регистры памяти подключены к входам цифроаналоговых преобразователей, входы управления регистров памяти соединены с соответствующими выходами дешифратора, а информационные входы мультиплексора подключены к выходам соответствующих задатчиков кода.. ВНИИПИ Госуд по делам и 113035, Москваираж 659 ственног бретений Ж, Ра Подпискомитета СССРоткрытийская наб д. 4/5