Пороговый элемент

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 9) 11 ЗД 8057 К 19/23 1.51) ГОСУДАРСТВЕННЬ ПО ДЕЛАМ ИЗОБ НОМИТЕТ СССР ЕНИЙ И ОТКРЫТ ОПИСАНИЕ ИЗОБРЕТЕНИЯ А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ 21 67, Бюл. 1 О 34ыченко(54) ПОРОГОВЫЙ ЭЛЕГ 1 ЕНТ (57) Изобретение относ автоматики и вычислител и может быть использов ения различных устройс дискретной информации, тения является повышен област тся кьной ики построно д в об зобреодейелью быс.ствия порогового элемента. Для дос тижения поставленной цели в пороговый элемент дополнительно введены второй регистр памяти 3 и два элемента ИЛИ 4 и 5. Кроме того, устройство , содержит регистр 1 сдвига, регистр памяти 2, входы 6 сброса регистров памяти, вход 7 разрешения записи, тактовый вход 8, информационные входы 9 регистра 1, являющиеся соответствующими входами порогового элемента,выходы 10 и 11 элементов ИЛИ 4 и 5, являющиеся выходами порогового элемента. Примеры схемного выполнения регистров памяти приведены в описании изобретения. 1 з.п. Ф-лы, 3 ил.Изобретение относится к автоматике и вычислительной технике, может бьть использовано дпя построения различных устройств переработки дискретной информации и является усовершенствованием изобретения по авт, св. СССР В 1034188.Целью изобретения является повьппение быстродействия порогового элемента.yа фиг.1 показана структурная схема порогового элемента; на фиг,2 и 3 - примеры выполнения регистра памяти.Пороговый элемент содержит регистр1 сдвига, регистры памяти 2, 3 и элементы ИЛИ 4 и 5,Первые А выходов (прямых) регистра1 сдвига, где А - порог, соединеныс входами регистра 2 памяти, а первые.(д-А 1) выходов (инверсных) - с входами регистра 3 памяти, выход регистра 2 памяти и прямой выход регистра 3памяти соединены с входами элементаИЛИ 4, выход регистра 2 памяти и инверсный выход регистра 3 памяти соединены с входами элемента ИЛИ 5, входы 6 сброса регистров 2 и 3 памяти,вход 7 разрешения записи, тактовыйвход 8 и информационные входы 9 регистра 1 сдвига являются соответствующими входами порогового элемента, выходы 10 и 11 элементов ИЛИ 4 и 5 яв 1ляются выходами порогового элемента.Регистры памяти могут быть выцолнены по структурным схемам, показанным на фиг.2 и 3, со сквозным (фиг,2)или последовательным (фиг.3) переносом и элементами И 12, выходы и входы которых соединены соответственнос входами установки РЯ-триггеров 13,информационными входами данного разряда и прямым выходом предыдущегоразряда, а входы сброса КБ-триггеров13 являются входом сброса регистрапамяти,Пороговый элемент работает следующим образом,Входной код подается на входы 9порогового элемента и записывается врегистр 1 сдвига подачей сигнала навход 7, одновременно на входы 6 сброса регистров 2 и 3 памяти подаютсясигналы сброса. Далее на вход 8 подаются тактовые импульсы.При подаче каждого тактового импульса происходит сдвиг вправо наодин разряд кода, записанного в ре 45 50 л о 15 20 25 30 35 40 гистр 1 сдвига, При появлении едццичцого сигнала в псрвсм разряде регистра 1 сгвига, являющемся крайним правым разрядом, оц записывается в регистр 2 памяти, ц ца выходе его первого разряда появляется единичный сигнал, разрешающий запись единичного сигнала во второй разряд регистра 2 памяти,Далее работа происходит аналогичным образом. Единичный сигнал появляется на 1-м выходе регистра 2 памяти, если на всех предыдуших выходах регистра и на выходе 1-го разряда регистра 1 сдвига имеется единичный сигнал, Одновременно разрешается запись единичного сигнала в (1+1)-й разряд регистра 2 памяти. Таким образом, в процессе функционирования сдвиг входного кода в регистре 1 сдвига происходит слева направо, азаполнение регистра 2 памяти - справа налево.Аналогичным образом в регистре 3 памяти осуществляется накопление нулевых сигналов на выходах регистра 1. При появлении нулевого сигнала на выходе первого разряда регистра 1 сдвига в первый разряд регистра 3 памяти записывается единичный сигнал, разрешающий запись сигнала во второй разряд. Единичный сигнал появляется на выходе 1-го разряда регистра 3 памяти, если на всех предыдущих выходах единичный сигнал, а на выходе (прямом) 1-го разряда регистра 1 сдвига нулевой сигнал. Одновременно разрешается запись сигнала в (г+1) -и разряд регистра 3 памяти.Таким образом работа происходит до подачи ца тактовый вход 8 порогового элемента (п - А) импульсов или до появления единичного сигнала напоследнем выходе регистра 2 или 3 памяти, который поступает через элемент ИЛИ 4 на выход 1 О пороговогоэлемента, свидетельствуя об окончании цикла работы. Выходной сигналснимается с выхода 11 элемента ИЛИ 5. Если во входном коде имеется гпа единиц, то на выходе регистра 2 памяти через 1, тактов, где 1, ; номер а-й единицы входного кода (номер разряда, в котором записана а-я единица), появится единичный сигнал, При этом с выхода 11 элемента ИЛИ 5 снимается единичный сигнал.Предварительное завершение циклаработы порогового .домен;а происходит, когда во входном коде число нулей ри - а, что обеспечивается регистром 3 памяти, осуществляющим накопление нулей входного кода, что позволяет повысить быстродей:твие. 25 30 Если п с А, то цикл работы заканчивается после подачи (и - А) тактовыхимпульсов или при появлении едипичного сигнала на прямом выходе регистра5 3 памяти, свидетельствующего о том, что в него записан (д - А + 1) -й нулевои сигнал, т.е. во входном коде менее а единиц. При этом сигнал с прямого выхода регистра 3 памяти поступает через элемент ИЛИ ч на выход 1 Опорогового элемента, свидетельствуя об окончании цикла работы, а с выхода 11 элемента ИЛИ 5 снимается нулевой сигнал, так как на выходе регист ра 2 памяти и инверсном выходе регистра 3 памяти - нулевые логическиесигналы.Таким образом, с выхода 11 порогового элемента снимается единичный20 сигнал, если во входном коде число единиц больше или равно А, и нулевой сигнал - в противном случае. Формула изобретения 1. Пороговый элемент по авт. св.91034188,отличающийся тем, что, с целью повышения быстродействия, в него ввепены второй регистр памяти и два элемента ИПИ, информационные входы второго регистра памяти соединены с первыми и - А + 1инверсными выходами регистра сдвига, а прямой и инверсный выходы - с первыми входами первого и второго элементов ИЛИ, вторые входы которых соединень с выходом первого регистра памяти, а выходы - с выходами устройства.2, Элемент по п.1, о т л и ч а ющ и й с я тем, что, регистр памяти содержит разряды, которые соединены последовательно, каждый иэ которых включает КБ-триггер и элемент И, первый вход элемента И является информациэнным входом разряда, второй соединен с прямым выходом КБ-триггера пред дущего разряда, а выход - с устанозочным входом КБ"триггера данного разряда, выходы которого являются выходами регистра памяти, а вход сброса КЯ-триггера соединен с входом сброса регистра памяти.1338057 оставитель О.Скворцовехред Н.Ходанич,Коррект актор А.Маковская екмар Заказ 4144/5 5 Тирак 901ВНИИПИ Государственного комитетапо делам изобретений и открыт 113035, Москва, Ж, Раушская наб Подписно 4/ оизводственно-полиграфическое предприятие, г. Уагород, ул. Проектная, 4