Интерполятор

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) (11) 1)4 6 06 6 7/3 СССРКРЫТИЙ ГОСУДАРСТВЕННЫЙ НОМИ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ ИСАНИЕ ИЭОБРЕТЕНИ ческии етельство ССС С 7/30, 1984 ельство СССР О 7/30, 1983,я к вычислиытьботк поль дисЯ рете регр зон х бломент э К А ВТОРСКОМУ СВИДЕТЕЛЬСТ(57) Изобретение относиттельной технике и можетзовано в устройствах обркретных данных. Цель изоустранение возможности ппри ограниченных линейныхков. Интерполятор содерж задержки 1, регистры 2 -2 , цифроаналоговые преобразователи 3-3первую 4 и вторую 5 матрицы весовыхрезисторов, дополнительные матрицывесовых резисторов 6,7, интегрирующие блоки 8, сумматор 9, вход 10,выход 11, шину 12 тактовых импульсов, Последовательность входных отсчетов, поступающая на вход интерполятора, используется для формирования интерполнрующего полинома. Конечные разности соответствующего порядка интегрируются в группах интегрирующих блоков. Для предотвращенияперегрузок используется принцип распределения обработки. Результаты интегрирования суммируются. В схемепредусмотрена компенсация погрешностей. 2.нл.20 О О -1 1 О 1 - 1 О - 1 1 О О Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки дискретных данных,Цель изобретения - устранение воэможности перегрузки при ограниченныхлинейных зонах б,ноков,На фиг,1 изображена схема предлагаемого интерполятора; на фиг.2 -схема интегрирующего блока,Интерполятор содержит элемент 1задержки, регистры 2, - 2 , цифроаналоговые преобразователи 3, - 3 , первую 4 и вторую 5 матрицы весовых резисторов, дополнительные матрицы 6и 7 весовых резисторов, интегрирующие блоки 8, сумматор 9, вход 1 О,выход 11 и шину 12 тактовых импульсов.Интегрирующий блок содержит интегросумматор 13 и усилитель 14 слежения-хранения.Интерполятор работает следующимобразом. 25Регистры совместно с цифроаналоговыми преобразователями 3 образуютцифроаналоговый сдвигающий регистр,на парафазных выходах которого формируются сигналы с амплитудами, пропор- З 0циональными узловым значениям интерполируемой функции. Выходы цифроаналоговых преобразователей связаны спервыми входами интегрирующих блоковчерез матрицу 4, которая выполненатак, что первая выходная шина матрицы соединена через первый резистор спрямым выходом первого цифроаналогового преобразователя и через второйрезистор - с инверсным выходом второго цифроаналогового преобразователя, второй выход матрицы соединенчерез третий резистор с инверснымвыходом второго цифроаналоговогопреобразователя и через четвертый резистор - с прямым выходом третьегоцифроаналогового преобразователя ит,д. Сопротивления всех резисторовматрицы 4 одинаковы. Таким образомматрица 4 описывается ленточной диагональной матрицей, имеющей ,и+1)столбцов и и строк. Например, дляинтерполирующего полинома третьейстепени она имеет следующий вид; Дополнительные матрицы весовыхрезисторов, соединяющие выходы ипервые входы интегрирующих блоковдвух соседних групп выполнены следующим образом. Первая выходная шинаматрицы с номером 1(11 с и) соединена через два резистора с выходами первого и второго интегрирующихблоков (1-1)-й группы интегрирующихблоков, вторая выходная шина этойматрицы соединена с выходами второгои третьего интегрирующих блоков(1-1)-й группы интегрирующих блокови т.д. Для интерполирующего полиноматретьей степени ленточная диагональная матрица, соответствующая матрице 6, имеет три столбца и две строки,т.е,О 1 11 1 Оа матрица, соответствующая матрице 7, имеет два столбца и одну строку:Вторые входы всех интегрирующих блоков 8 соединены через матрицу 5 с соответствующими выходами цифроаналоговых преобразователей. С помощью матрицы 5 формируются сигналы, амплитуды которых должны быть равны значениям сигналов на выходах интегрирующих блоков, взятых в дискретные моменты времени, при отсутствии погрешностей интегрирования. Выходы матрицы 5 делятся на и групп выходов, причем 1-я группа обьединяет 1 выходов, Способ соединения входных и выходных шин матрицы 5 с помощью весовых резисторов и выбор величины сопротивления этих резисторов зависят от величины задержки тактовых импульсов в элементе 1 задержки. Рассмотрим организацию матрицы 5 для случая, когда влиянием времени задержки тактовых импульсов можно пренебречь.Первая выходная шина 1-й (1с и) группы выходов подключена через резисторы к прямым выходам цифроаналоговых преобразователей, номера которых изменяются от 1 до (и + 11). Вторая:выходная шина подключена через резисторы к инверсным выходам цифроаналоговых преобразователей, номера которых изменяются от 2 до (и + 2 - 1). Третья выходная шина - к прямым;выходам цифроаналоговыхз 1334160 0 10 15 20 0 -1 0 0 0 0 1 0,5 0,5 О0 -0,5 -0,5 О 1/б 2/3 1/6 0 30 Формула изобретения Интерполятор, содержащий основнуюгруппу из и интегрирующих блоков,первые информационные входы которыхсоединены с соответствующими выхо 35 дами с первого по и-й первой матрицывесовых резисторов, вторые информационные входы - с соответствующимивыходами с первого по и-й второй матрицы весовых резисторов, а тактовые входы - с шиной тактовых импульсов,(и+1) последовательно соединенныхрегистров, информационный вход первого из которых является входом интер 45 полятора, а выход каждого регистра подключен к входу соответствующегоцифроаналогового преобразователя,прямые и инверсные выходы цифроаналоговых преобразователей соединены ссоответствующими входами с первого по2(п+1)-й первой и второй матриц весовых резисторов, шина тактовых импульсов соединена через элемент задержки с входами записи регистров, акаждый интегрирующий блок содержитинтегросумматор, первый вход которого является первым информационнымвходом блока, а выход - выходом блокаи усилитель слежения-хранения, пер 50 55 преобразователей с номерами, изменяющимися от 3 до (и + 3 - ) и т.д.Для интерполирующего полинома третьей степени значения проводимостей резисторов матрицы 5 равны значениям элементов прямоугольной матри- цы Первые три строки этой матрицысоответствуют третьей группе выходов,четвертая и пятая строки - второйгруппе выходов, а шестая строка -первой группе выходовЗначения элементов строк матрицы равны амплитудам сигналов на выходах интегрирующих блоков 8, отсчитанным в дискретные моменты времени (моменты поступления тактовых импульсов), при формировании.импульсной переходнойфункции устройства,Выходы интегрирующих блоков 8 соединены с соответствующими входамисумматора 9. Коэффициенты передачипо входам этого усилителя зависят отпорядка и вида интерполирующегополинома. Например, для и = 3 и интерполирования "на середину" величины коэффициентов передачи могут иметьследующие значения,(по.порядку сверху вниз, см. чертеж):К = -1/б; К= -1/3 К = -1/6 К = К = 0 К3 фьНа вход 10 интерполятора с периодом Т поступают коды, значения которых равны значениям отсчетов непрерывной функции, На выходе усилителя14 слежения-хранения каждого интегрирующего блока формируется ступенчатое напряжение, Амплитуда ступенькиравна значению разности между выходным сигналом интегросумматора и сигналом, поступающим на второй входинтегрирующего блока. Запоминаниеамплитуды сигнала производится в момент поступления на тактовый входтактового импульса. Таким образом,на выходе усилителя слежения-хранения 7 4формируется сигнал ошибки интегрирования, которая в силу различных случайных факторов (дрейф нуля интегратора, помехи) может быть не равнанулю. Сигнал ошибки подается по цепиотрицательной обратной связи на второй вход интегросумматора 13, В следующем такте преобразования осуществляется процесс коррекции ошибки интегрированияВыходной сигнал интерполятора образуется путем алгебраического суммирования выходных сигналов всех интегрирующих блоков.Исключение возможных перегрузок по сигналам в блоках схемы обусловлено использованием принципа распределенной обработки сигналов, Так, например, однократное интегрирование третьего приращения интерполируемой функции осуществляется тремя интегрирующими блоками, двухкратное интегрирование - двумя интегрирующими блоками и т.д. Поэтому при любой формеинтерполируемого сигнала амплитудасигналов на выходах интегрирующихблоков и выходе устройства не превышает в дискретные моменты времениамплитуду интерполируемого сигнала.Ю/ад Г,Осиповпович Корректор С.Шекмар ставите хред И в едактор Тираж 672ИИПИ Государственногопо делам изобретений5, Москва, Ж, Рауш Заказ 3964 46 ное та СССР тий б д.4 одпи омит тк ая н графическое предприятие, г,ужгород, улПроектная,4 1 роизводственн 5 13341 вый информационный вход которого соединен с выходом интегросумматора блока, выход соединен с вторым входом интегросумматора блока, второй ин 6 формационный вход является вторым информационным входом блока, а тактовый вход усилителя слежения-хранения является тактовым входом блока, о тл и ч а ю щ и й с я тем, что, с10 целью устранения возможносчщ перегрузки при ограниченных линейных зонах блоков, интерполятор содержит сумматор, пдополнительных матриц весовых резисторов и идополнитель ных групп интегрирующих блоков при этом каждая 1-я группа,= 1, п, содержит иинтегрирующих блоков, а 1-я дополнительная матрица весовых резисторов имеет и+1-1 входов и ивыходов, выходы интегрирующих блоков основной группы соединены с соответствующими входами сумматора и первой дополнительной матрицы весовых резисторов, выходы которой соединены с 2 б первыми информационными входами соот 67 6ветствующих интегрирующих блоков первой дополнительной группы, вторые информационные входы которых соединены с выходами, с (п+1)-го по (2 п) -1)-й, второй матрицы весовых резисторов, входы каждой 1-й дополнительной матрицы весовых резисторов,2, п, соединены с выходами соответствующих интегрирующих блоков (1-1)-й дополнительной группы, а ее выходы - с первыми информационными входами соответствующих интегрирующих блоков 1-й дополнительной груПпы, вторые информационные входы которых подключены к соответствующим выходам второй матрицы весовых резисторов, выходы интегрирующих блоков всех дополнительных групп соединены с соответствующими входами сумматора, выход которого является выходом интерполятора, а тактовые входы интегрирующих блоков дополнительныхгрупп соединены с шиной тактовыхимпульсов.