Устройство для селективного измерения сопротивления изоляции электрических сетей

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН1325377 В 4 о, 1ф ОПИСАНИЕ ИЗОБРЕТН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ конт- тоЗов, 62 фаз С: ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Известия Северо-Кавказского научного центра высшей школы.-Технические науки, 1978, Р 2, с,18-21.Промышленная энергетика, 1979, У О, с.53-56.Лачин В.И, и др. Селективный роль сопротивления изоляции ав ноМиых электроэнергетических систем постоянного тока, - Известия ВУ Электромеханика, 1976, В 7, с.7 769.(54) УСТРОИСТВО ДЛЯ СЕЛЕКТИВНОГО ИЗМЕРЕНИЯ СОПРОТИВЛЕНИЯ ИЗОЛЯЦИИ ЭЛЕКТРИЧЕСКИХ СЕТЕЙ(57) Изобретение позволяет повыситьпомехоустойчивость процесса измерения. Устройство содержит источник 1постоянного напряжения, коммутатор 2,фильтр 3, сумматор 5, блоки 7 и 8 памяти, блок 9 вычитания, блок 10 индикации, синхронизатор 1 и полупроводниковый преобразователь 2, Введениеинтегратора 6 позволяет эа счет интегрирования тока утечки уменьшить влияние переменной составляющей иа выходное напряжение измерительного преобразователя тока утечки, в качествекоторого используется сумматор токов132537Изобретение относится к областиэлектрических измерений, а именно кизмерениям сопротивления изоляции, иможет быть использовано для селек 1)тивного контроля сопротивления изоляции гальванически связанных электрических сетей постоянного и переменно. -го тока, изолированных от "земли" какобесточенных, так и находящихся врабочих режимах.Цель изобретения - повышение помехоустойчивости за счет уменьшениявлияния. на результат измерения помехипеременного тока. 15На чертеже приведена функциональная схема устройства для селективного измерения сопротивления изоляцииэлектрических сетей.Устройство содержит источник 1 по Остоянного напряжения, выходы которого соединены с первым и вторым входами коммутатора 2, первый выход которого через фильтр 3 подключен к фазамконтролируемой сети 4, второй выход 25коммутатора 3 заэемлен, сумматор 5токов фаз вход которого индуктивносвязан с фазами контролируемого участка сети, выход сумматора 5 токовфаз подключен к первому входу интегратора 6, Выход первого блока 7 памяти соединен с первым входом второгоблока 8 памяти, Вход блока 9 вычитания соединен с входом блока 10 индикации. Первый выход синхронизатора 1135соединен с управляющим входом комму"татора, второй выход синхронизатора11 соединен с первыми входами первого блока 7 памяти и блока 9 вычитания, второй вход которого соединенс выходом первого блока 7 памяти, Выход второго блока 8 памяти соединенс третьим входом блока 9 вычитанияа второй вход второго блока 8 памятисоединен с третьим выходом синхронизатора 11, четвертый выход которогосоединен с вторым входом интегратора б,Кроме того, на чертеже изображеныполупроводниковый преобразователь 12и сопротивления 13 и 14 изоляции иемкости 15 и 16 соответственно настороне переменного и постоянноготока контролируемого присоединения 17,Устройство работает следующим образом,От источника 1 через коммутатор2, управляемый синхронизатором 11, ифильтр 3 на контролируемую сеть 4 от 7 2носительно "земли" подается импульсное напряжение Б , Ток утечки (С),обусловленный напряжением Г и напряжениями Б , Б , вызванными нессиметрией сопротивлений 13 и 14 изоляциисоответственно на стороне переменногои постоянного тока контролируемогоприсоединения 17, поступает на входсумматора 5 токов фаэ,= К 1 2. К 1+ 1 осоем,Т, (1)где 1 - постоянная составляющая тока утечки д (С), обусловленная напряжением Ц источника;1 - постоянная составляющая тока утечки э.(1), обусловленная постоянной составляющейпотенциала + О сети относительноземли", величина изнак которой определяютсясоотношением сопротивлений14 изоляции полюсов эа полупроводниковым преобразователем 12;о1 совы,С " переменная составляющаятока утечки 1. (токнулевой последовательности), обусловленная несимметрией сопротивлений 13изоляции на стороне переменного тока контролируемого присоединения 17;ы=ИГ, - круговая частота переменной составляющей(й)тока утечки;г - эквивалентное сопротивление изоляции контролируемого присоединения 17;КК - коэффициенты пропорциональности между токами 1,и1 и напряжениями Б, 0соответственно.Сигнал(1:) с выхода сумматора 5 токов фаз поступает на вход интегратора 6, Напряжение 0 цх (й) на выходе интегратора 6 пропорционально интег-. ралу от суммарного тока утечки у(г.) на его входе за время Т:6 цхэ Ьх 1 (К 1 э, +Фб е + К 1+ 1 совсдф)ЙС (К 1+ К 1 д)1 +1325377 т 1 сояюМ,(2) огде Т - время интегрирования.Так как переменная составляющая . 5 г.р(С) тока утечки представляет собой периодическую функцию, то из,выражения (2) следует, что, по сравнению с постоянной составляющей (К,1 + К 21 п), она вызывает с течением времени не 0 накопление сигнала на выходе интегратора 6, а лишь его колебания. Кроме того, соотношение сигнал-помеха на выходе интегратора 6 15 на входе интегратора 6, показывает, что эффективность подавления переменной составляющей тока утечки 2. (С) на выходе интегратора 6 зависит от времени интегрирования и частоты 1,2 переменной составляющейотока утечки, чем они больше, тем эффективность выше.Принимая во внимание то, что частота йр переменной составляющей 1 (1) тока утечки (помехи) в контролируе мой сети всегда известна, то в зависимости от нужного соотношения р сигнал-помеха на выходе интегратора 6 можно всегда выбрать необходимое время интегрирования Т и, следовательно40 уменьшить переменную составляющую 1 р(Г) тока утечки на выходе интегратора 6 до такой степени, что выражение (2) примет вид45 По окончании записи напряжения У в первый блок 7 памяти в блоке 9 вычитания по команде синхронизатора 11 осуществляется операция алгебраического вычитания:ф П 1+ "т 1(К 1 и + К 21)+ г,(е)й = (К 1 и + 21 П)Т., (4)р50По окончании времени 1Т, прошедшего с начала интегрирования и необходимого для подавления переменной составляющей(с) тока утечки, сигнал с четвертого выхода синхронизатора 11 поступает на второй вход интегратора 6 и переводит его из режима "Интегрирование" в режим "Хранение". После этого по сигналу син-,хронизатора 11, поступающему с еговторого выхода на первый вход первого блока 7 памяти, напряжение У.,пропорциональное среднему значениютока утечки 11) за данный г.-й полупериод, записывается с выхода интегратора 6 в первый блок 7 памяти: По истечении времени, необходимого.для записи напряжения в первый блок 7 памяти, с первого выхода синхронизатора 11 поступает сигнал на управляющий вход коммутатора 2, который меняет полярность напряжения У источника 1 на противоположную полярности в предыдущем -и полупериоде и начинается следующий (г.+1)-й полупериод напряжения Б и новый цикл измерения тока утечки(Е).По истечении времени, прошедшего после начала (г.+1)-го полупериода и необходимого для перезаряда емкостей 15 и 16 контролируемой сети 4, сигнал с четвертого выхода синхронизатора 11 поступает на второй вход интегратора 6 и переводит его в режим интегрирования, предварительно установив его в исходное состояние, Через время с = Т, прошедшее с начала интегрирования и необходимое для подавления переменной составляющей р(г;) тока утечки, сигнал с четвертого выхода синхронизатора 11 переводит интегратор 6 из режима "Интегрирование" в режим "Хранение". По сигналам синхронизатора, поступающего с третьего выхода на второй вход второго блока 8 памяти и с второго выхода на первый вход первого блока 7 памяти, нап" ряжение Б из первого блока 7 памя 1ти переписывается во второй блок 8 памяти. После чего напряжение О 1 Ф пропорциональное среднему значению тока утечки 1(С) за текущий (1+1)-й полупериод, записывается с выхода интегратора 6 в первый блок 7 памяти:7 6повысить помехоустойчивость устрой 132537 ства.Формула изобретения Устройство для селективного измеСоставитель Б, ТогуновТехред В.Кадар Корректор,Е, Рошко Редактор Е, Папп Заказ 3102/39 Тираж 730 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб. д.4/5 Производственно-полиграФическое предприятие, г. Ужгород, ул. Проектная, 4 где К - коэффициент пропорциональности между составляющей тока утечки 1, и напряжением 311, на выходе блока 9 вычитания,Результат вычитания поступает на 5 вход блока 10 индикации и, как видно из (5), пропорционален составляющей тока 1 утечки, обусловленной по. стоянным напряжением Б источника и, следовательно, сопротивлению г иэоЮ ляции контролируемой сети. По истечении времени, необходимого для записи напряжения Б, и 11,н соответственно во второй и первый 15 блоки памяти и выполнения блоком 9 вычитания операции алгебраическоговычитания, с первого выхода синхронизатора 11 поступает сигнал на управляющий вход коммутатора 2, который меняет полярность напряжения источника 1 на противоположную его полярность в предыдущем (+1)-м полупериоде и начинается следующий(1+2)-й полупериод напряжения П иновый цикл цзмерения тока утечки. Таким образом, введение в устройство селективного измерения сопротивления изоляции интегратора позволяет за счет интегрирования тока утечки уменьшить влияние переменной составляющей на выходное напряжение измерительного преобразователя тока утечки, в качестве которого используется сум матор токов фаэ, и, как следствие,рения сопротивления изоляции электрических сетей, содержащее источникпостоянного напряжения, выходы которого соединены с первым и вторымвходами коммутатора, первый выходкоторого через фильтр подключен к фазам контролируемой сети, второй выход коммутатора заэемлен, а управля"ющий вход коммутатора соединен спервым выходом синхронизатора, второйвыход которого соединен с первымивходами первого блока памяти и блокавычитания, второй вход которого соединен с выходом первого блока памятии первым входом второго блока памяти,второй вход которого соединен стретьим выходом синхронизатора, а выход второго блока памяти - с третьимвходом блокз вычитания, выход которого соединен с входом блока индикации, сумматор токов фаз, вход которого индуктивно связан с фазами контролируемой сети, о т л и ч а ю щ ее с я тем, что, с целью повышенияпомехоустойчивости, в него введен интегратор, первый вход которого соединен с выходом сумматора токов фаэ,второй вход - с четвертым выходомсинхронизатора, а выход интеграторасоединен с вторым входом первогоблока памяти.