Усредняющее устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(511 4 С 06 С 7/186 фСРГ".7 Ц э 1 г (Е.;-, у БРЕТЕНИ САНИ СВИДЕТЕЛЬСТВ К АВТОРСН 09931/24-24комсомола и Р.З,Хус 8.8)свидетельС 06 С 7/Автомати тво СССР 8, 1981. ированный И.: Энергия троприв ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ(57) Изобретение относится к аналоговой вычислительной технике и можетбыть использовано в системах автоматического регулирования, например ввысокоточных следящих электроприводах, Целью изобретения является повышение точности и упрощение устройства. Поставленная цель достигаетсяза счет выполнения третьего интегратора 3 с коэффициентом усиления,большим в 2 раза, чем у первого 1и второго 2 интеграторов, и соединения его выхода с входом первого сумматора 5 через дополнительный инвертор 72 ил.(2) У =Б +1) - 11 5 2 Эф 40 45 50 55 1 ЗООИзобретение относится к аналоговой технике и может быть использовано в системах автоматического упраления, например в высокоточных следящих электроприводах,Целью изобретения является повышение точности и упрощение устройства.На Фиг. 1 приведена схема предложенного устройства; на Фиг, 2 - диаграммы, поясняющие его работу,Усредняющее устройство (Фиг, 1)содержит первый 1, второй 2, третий3 интеграторы, входы которых соединены с входом 4 устройства, сумматор5, первый и.второй входы которогосоединены с выходами первого и второго интеграторов 1 и 2, а выход является выходом 6 устройства, инвертор7, вход которого соединен с выходоминтегратора 3, а выход - с третьимвходом сумматора 5, разрядные ключи8, 9 и 10, включенные между входамии выходами интеграторов 1, 2 и 3соответственно, блок 11 синхронизации, выходы 12-14 которого соединеныс управляющими входами ключей 8, 9и 10 соответственно. Блок 11 синхронизации содержит источник 15 опорного напряжения, частота которого синхронизована с частотои входного сигнала, сумматор 16, выход которогоявляется выходом 14, цепь блока синХронизации из последовательно соединенных второго инвертора 17, вход которого соединен с выходом источника15 опорного напряжения, формирователя18 импульсов, дифференцирующего элемента 19, однополупериодного выпрямителя 20, выход которого соединен содним из входов. сумматора 16 и выходом 13 блока синхронизации, цепь иэпоследовательно соединенных Формирователя 21 импульсов, вход которогосоединен с выходом источника 15 опорного напряжения, дифференцирующегоэлемента 22, однополупериодного выпрямителя 23, соединенного с другимвходом сумматора 16 и выходом 12 блока синхронизации.4 На фиг. 1 показаны диаграммы напряжения в разных точках устройства согласно фиг, 1: Н,. " на входе 4 устройства; О Н 0 - на выходах инте граторов 1, 2 и 3 соответственно; 0 - на выходе сумматора 5; 1) " на вьгсоде источника 15 опорного напряжения;1) - на выходе инвертора 17; 11 - на 5 ОЗ 2 выходе формирователя 18 импульсов;- на выходе дифференцирующего элемента 19; Бщ - на выходе однополупериодного выпрямителя 20;0- на выходе Формирователя 21 ,импульсов; 11,; - на выходе дифФеренцирующего элемента 22; 11, - на выходе однополупериодного выпрямителя 23; Н, - на выходе 14 сумматора 16. Работу устройства рассмотрим на примере, когда на вход 4 устройства подается сигнал (Фиг. 2, кривая О, ), представляющий демодулированное напряжение с выхода системы переменного тока с амплитудной модуляцией. Вначале рассмотрим участок времени О-Т полупериода несущей. Текущее приращение выходных напряжений интеграторов 1 и 2 й 11 (фиг. 2, кривые 0 и о ) для произвольного момента времени г. равно огде К - коэффициент усиления интеграторов 1 и 2. Текущее приращение 611 выходного напряжения интегратора 3 (Фиг. 2, кривая о ) определяется вы- ражением так как коэффициент усиления интегратора 3 взят в 2 раза большим коэфициентов усиления интеграторов 1 и2, Напряжение Бна выходе сумматора5 (фиг. 2, кривая Б) равно так как напряжение интегратора 3 подается на вход сумматора 5 через инвертор 7. Тогда приращение напряжения ьН 5 на выходе сумматора 5 в соответствии с выражениями (1), (2) и(3) равно нулю. Следовательно, на интервале времени О-Т напряжение навыходе сумматора 5, т.е. на выходеустройства б, не изменяется и определяется начальными значениями напряжений интеграторов 1, 2 и 3. Начальные значения напряжений выходов интеграторов 1,3 в момент0 равны нулю, так как разрядные ключи 8 и 10 вэтот момент обнуляют выходы указанныхинтеграторов. Следовательно, выходнойсигнал сумматора 5 на интервале времени 0-Т 1 равен начальному значению3 4импульсы прямоугольной формы (фиг.2, кривые У и У ), находящиеся в противофазе по отношению друг к другу. На выходах дифференцирующих элементов 19 и 22 из входных напряжений формируются последовательности коротких знакопеременных противофазных импульсов (фиг. 2, кривые Б и Н ),12 появляющихся в моменты перехода через нуль входных напряжений, и,соответственно, опорного напряжения. Распределение входных импульсов дифференцируюцих элементов по выходам 12, 13 и 14 блока синхронизации производится однополупериодными выпря мителями 20, 23 и сумматором 16. Т;/..,йс. (6)5ф+ т 11 45Рассмотрим работу блока 11 синхронизации., формирующего тактовые последовательности импульсов для управления ключами 8, 9 и 10. Источник 15 опорного напряжения выдает напря жение синусоидальной формы (фиг.2, кривая У ). На выходе инвертора 17бнапряжение также является синусоидальным (фиг. 2, кривая Ц ) и находится9в противофазе с напряжением опорного 55 источника. На выходах формирователей 18 и 21 импульсов, являющихся усилителями-ограничителями,из полуволн входного синусоидально го напряжения формируются 3 130050напряжения интегратора 2 (фиг,2, кривые Б, и Ц). В свою очередь, напряжение на выходе интегратора 2 в момент г. = 0 равно интегралу от входного сигнала.за предыдущий интервал(полупериод несущей),Рассмотрим интервал времени Т,-Т, .В момент Т 1 происходит обнуление интеграторов 2 и 3 разрядными ключами9 и 10, Текущие приращения напряжений 10интеграторов 1, 2 и 3 определяютсяв соответствии с выражениями (1) и(2). Так же, как и на интервале времени О-Т на интервале времени Т -Т 2текущее приращение сигнала на выходе 15сумматора 5 ЬБ равно нулю. Выходнойсигнал сумматора 5 равен начальномузначению напряжения интегратора 1(фиг. 2, кривые Б, и Б ), так как интегратор 1 в момент Т не обнуляется,20Напряжение Б, на выходе интегратора1 в момент Т равно интегралу от напряжения Б за предыдущий интервал4Ь /Т (С (Т, = Ц /с = т: = КН й.(4,25оНа следующем интервале времениТ-Т производится обнуление интеграторов 1 и 3 ключами 8 и 10 в момент Т,. По аналогии с интерваламивремени О-Т и Т -Т напряжение на1 2выходе сумматора 5 равноТП 5 /Т 2 СС СТЗ - К У, Й. (5)35Следовательно, в соответствии свыражениями (4) и (5) выходной сигнал сумматора 5, т.е. выхода б устройства на любом рассматриваемом интервале времени равен интегралу отвходного напряжения за предыдущийинтервал Так, в момент= 0 на выходе дифференцирующего элемента 19 появляется отрицательный импульс, а на выходе элемента 22 - положительный (фиг.2, кривые Б и Б, ). Тогда выпрямитель 20 не пропускает импульс на выход 3, а на выходе выпрямителя 23, выходе 12 блока 11 синхронизации и, . выходе 14 (сумматора 16) появляются положительные импульсы (фиг. 2, кривые Б и Н), которые открывают разрядные ключи 8 и 10. При этом происходит обнуление первого и третьего интеграторов (фиг. 2, кривые Б и Б ). В момент Тполярность импульсов на выходах дифференцирующих элементов 19 и 22 меняется на противоположную. При этом появляется положительный импульс на выходах выпрямителя 20, на выходе 13 блока синхронизации и сумматора 16 (фиг. 2, кривые У и Б ),1 О которые открывают разрядные ключи 9 и 10, обнуляющие второй и третий интеграторы (фиг, 2, кривые Б и Б ).3 4 В момент Т, по аналогии произойдет обнуление тех же интеграторов,что и в момент= О.Следовательно, третий интегратор обнуляется в каждый тактовый момент перехода опорного напряжения через нуль, а первый и второй интеграторы- поочередно через такт.Подключение третьего интегратора к входу первого сумматора через до,полнительный инвертор, выполнение этого же интегратора с коэффициентом усиления в 2 раза большим, чем у ервого и второго интеграторов, при частоте замыкания третьего разрядного ключа в 2 раза большей, чем у первого и второго разрядного ключей, позволяет отказаться от входных и выход130050 иг.2 Составитель С. БеланТехред М,Ходанич Редактор М. Келе кт уск Тираж б 73 Подпрственного комитета СССРобретений и открытийЖ, Раушская наб.,д. 4/5 9ВНИИПИ Госудпо делам и13035, Москва аказ 11 но Производственно-полиграфическое предприятие, г,Ужгород, ул. Проектна ных ключей в цепях интеграторов, чтоповышает точность устройства по сравнению с известным интегрирующим преобразователем. При использовании .предлагаемого усредняюшего устройствав качестве вхопного чствойства высокоточного следящего электроприводаудается существенно повысить качественные показатели электропривода. 10Кроме того, предлагаемый преобразователь содержит меньыее количество элементов из-за меньшего количества ключей (на 6 ключей меньше, чем в известном), Это обуславливает меньшее 15 число каналов в системе управления.В целом интегрирующий преобразователь получается зна чительно проще и, соответственно, надежчей. 3 6формулаизобретенияУсредняющее устройство, содержащее первый, второй и третий интеграторы, между входом и выходом каждого из которых включен соответствующий разрядный ключ, сумматор, выход которого является выходом устройства, и блок синхронизации, о т л и ч а ющ е е с я тем, что, с целью повышения точности и упрощения устройства, в него введен инвертор, причем входы интеграторов подключены к входу устройства, выходы первого и второго интеграторов непосредственно, а третьего интегратора через инвертор подключены к входам сумматора, управляющие входы разрядных ключей соединены с соответствующими выходами блока синхронизации.
СмотретьЗаявка
3909931, 10.06.1985
ЧЕЛЯБИНСКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. ЛЕНИНСКОГО КОМСОМОЛА
БООС ВЛАДИМИР ЯКОВЛЕВИЧ, ЛЯХ НИКОЛАЙ ЕФИМОВИЧ, ХУСАИНОВ РУСТАМ ЗАЙНАГЕДДИНОВИЧ
МПК / Метки
МПК: G06G 7/186
Метки: усредняющее
Опубликовано: 30.03.1987
Код ссылки
<a href="https://patents.su/4-1300503-usrednyayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Усредняющее устройство</a>
Предыдущий патент: Устройство заряда-разряда интегрирующего конденсатора
Следующий патент: Цифроаналоговый тангенсный преобразователь
Случайный патент: Устройство управления намоткой длинномерного материала