Логарифмический преобразователь “частота-код

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН А 1 И 9) (11) б 4 С 06 Г 7 556 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(57) Изобретение относится к областиимпульсной техники и может быть использовано в вычислительной техникеи системах автоматики. Целью изобретения является расширение диацазоначастоты внутренней логарифмической развертки преобразуемого импульсногосигнала. В состав преобразователявходят счетчик 4 адреса, блок 5 памяти, дешифратор 15, три счетчика 2022, счетчик-сумматор 25, схема 23сравнения, элементы И 3,9,11,24(трехвходовый), элемент ИЛИ 10,1 К-триггер 12, счетный 13 триггер,КБ-триггер 14, два формирователя 16,17 импульсов, два элемента 18,19 задержки. В данном преобразователе расширение диапазона преобразованиядостигается схематехническими решениями, в частности введением счетчика адреса и блока памяти, в кото"ром запоминается целое число малыхпериодов входных импульсов, на которых осуществляется внутренняя логарифмическая развертка с требуемойточностью. 1 ил.1 12886Изобретение относится к вычислительной технике и может быть использовано в объектах автоматики,Целью изобретения является расширение диапазона частоты внутреннейлогарифмической развертки преобразуемого импульсного сигнала,На чертеже предстаВлена функциональная схема логарифмического преобразователя частота-код. 10Преобразователь состоит из схемы1 управления формированием импульсов, блока 2 определения результата,первого элемента И 3, счетчика 4 адреса, блока 5 памяти, входа б преобраэуемой частоты, входа 7 тактовыхимпульсов, входа 8 "Пуск". Схема 1управления формированием импульсовсодержит второй элемент И 9, элементИЛИ 10, третий элемент И 11, 1 К-триггер 12, счетный триггер 13, КБ-триггер 14, дешифратор 15, первый 16 ивторой 17 формирователи импульсов ипервый 18 и второй 19 элементы задержки. Блок 2 определения результата содержит первый 20, второй 21 итретий 22 счетчики, схему 23 сравнения, трехвходовый элемент И 24, счетчик-сумматор 25 и выход 26 преобразователя. 30Преобразователь работает следующимобразом.В исходном состоянии триггеры 1214 находятся в нулевом состоянии,сигнал на входе Пуск равен нулю, 35элементы И 9 и 11 заперты, тактовыеимпульсы не проходят через элементИ 9, информационные импульсы частотыГ не проходят через элемент И 11.40После появления сигнала "1" навходе "Пуск", сбрасываются в "0" счетчики 4,20 и 21 и счетчик-сумматор 25,в счетчике 22 устанавливается единица в младшем разряде, Сигнал "Пуск"проходит через элемент ИЛИ 10 на вход;триггера 12, который перебрасываетсяв состояние "1" и открывает элементИ 11 для прохождения импульсов часто"ты й . Ближайший импульс частоты Гпоступает через элемент И 11 на входсчетного триггера 13 и перебрасываетего в состояние "1". Открывается элемент И 9, и тактовые импульсы начинают поступать на входы счетчиков 20и 22. Одновременно открывается элемент И 3 для прохождения импульсовчастоты й на вход счетчика 4. Черезвремя задержки , меншее одного так 94 2та, с выхода элемента 19 задержкипоступает сигнал на К-вход триггера12. Триггер 12 перебрасывается в состояние "0" и запирает элемент И 11,Структура, включающая счетчики 2022 вместе со схемой 23 сравнения(чисел) и счетчиком-сумматором.25,образует цифровое устройство определения логарифма, которое работаетаналогично известному устройству стой лишь разницей, что в счетчикесумматоре 25, работающем в режиме вычитающего счетчика, воспроизводитсяотрезок отрицательной логарифмическойзависимости -1 пС, 1 , где-по"рог, начиная с которого данная структура обеспечивает требуемую точ -ность,Таким образом, первая мера пообеспечению требуемой точности заключается в искусственном сужении интервала внутренней функциональнойразвертки. Так, например, при логарифмическом преобразовании с относительной погрешностью не хуже, чем10 , одним из целесообразных значе 4ний порогалогично считать=2- 16384 такта. Пусть период Т= --11к превышает % Й , где Г - тактовая частота, тогда в момент= Ъ срабатывает дешифратор 15, триггер 14 пе-. ребрасывается в состояние "1", элемент И 24 отпирается и пропускает импульсы со схемы 23 сравнения (чисел), Через время задержкиэлемента 18 задержки единичный сигнал проходит через элемент ИЛИ 10 и переводит в единичное состояние триггер 12. Отпирается элемент И 11 для прохождения импульса частоты Г. Кроме того, в момент срабатывания дешифратора 15 формирователь 16 импульсов формирует импульс, управляющий установкой числа Сг(%) в счетчик 20. Точностью коррекции структуры . внутренней логарифмической развертки в момент С =9 достаточно проводить только по содержимому счетчика 20. Для рассмотренного периода, где Я16384, точность 10последующей развертки обеспечивается при десяти- разрядном счетчике 20, семиразрядных счетчиках 21 и 22 и четырнадцатиразрядном счетчике-сумматоре 25 при введении в счетчик 20 корректирующего воздействия Сг = 493, Эта втораямера повышения точности преобразования.В момент С = Т в счетчике-сумматоре 25 получают(1) где Ео - тактовая частота, Гц.Слагаемое 1 п% - 1 пЕ =сопят не заовисит от частоты и его требуется компенсировать. В блоке 5 памяти в ячейке с первым адресом записывается о 1 пф +. 1 пЕоОчередной импульс частоты Е проходит через открытый элемент И 11 и перебрасывает триггер 13 в нулевое состояние. При этом элемент И 3 запирается. Считается, что задержка сигнала Е на элементах 11 и 13 недостаточна для ложного срабатывания элемента ИЗ и счетчика 4 адреса, Формирователь 17 импульсов выделяет импульс, поступающий на вход активизации сложения в счетчике-сумматоре 25 его содержимого (1) с выходным сигналом блока 5 памяти.В результате на счетчике-сумматоре 25 образуется требуемый сигнал(3) 2 = -1 п Т= 1 пЕ В предложенном варианте функциональной схемы используются микросхемы памяти, не требующие сигнала активизации чтения,В случае, когда динамический диапазон велик (например, 100 Гц ( Е40 кГц при тактовой частоте Е10 Гц), устройство должно обеспе 7чить требуемую точность (например,10 также и на тех периодах, где Т(Е , в данном случае при ТЕменьше 10" тактов),По данному периоду это сделать нельзя. В предложенном устройстве реализована следующая мера по расширению динамического диапазона. Логарифмическая развертка осуществляется на интервале времени, содержащем наименьшее целое числопериодов Т, После срабатывания в момент г =дешифратора 15 и триггера 14 триггер 12 переходит в единичное состояние, подготавливая тем самым прекращение логарифмической развертки очередным импульсом частоты Е. За время Т на вход счетчика 4 адреса поступают гимпульсов, а сумма им пульсов, поступивших на счетный входсчетчика-сумматора 25, равна, = -1 п%+ 1 пЕ, + 1 пг,10Суммирование в счетчике-сумматоре25 величин (4) и (5) приводит к ре- зультату 2 = 1 пЕ= -1 пТ,который обеспечивается без потеритребуемой точности. Погрешность о(6) Формула изобретения 25 Логарифмический преобразовательчатота-код, содержащий первый, второй и третий счетчики, счетчик-сумматор и схему сравнения, причем выход переполнения первого счетчика 30 соединен со счетным входом второгосчетчика, первый информационный выход которого соединен с первым информационным входом схемы сравнения,второй информационный вход которойсоединен с выходом третьего счетчика,вход сброса которого соединен с выходом схемы сравнения, выход счетчика-сумматора является выходом преобразователя, о т л и ч а ю щ и й с я 40 тем, что, с целью расширения диапазона частоты внутренней логарифмической развертки преобразуемого импульсного сигнала, в него, введены блок памяти, счетчик адреса, дешифратор, 45 1 К-триггер, счетный триггер, КЯ-триггер, первый и второй формирователиимпульсов, первый и второй элементызадержки, трехвходовый элемент И,первый, второй и третий элементы И и 50 элемент ИЛИ, причем вход Пуск преобразователя соединен с входами сбро.са счетчика адреса, первого и второго счетчиков и счетчика-сумматора,с входом установки "1" третьего счет .чика и с первым входом элемента ИЛИ,выход первого элемента И соединен сосчетным входом счетчика адреса, выход которого соединен с адреснымвходом блока памяти, выход которого12 Составитель А.ШуляповТехред В,Кадар Корректор В.Бутяга Редактор О.Головач Заказ 7809/47 Тираж 694 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д. 4/5Производственно-полиграфическое предприятие, г.ужгород, ул, Проектная, 4 соединен с входом установки числасчетчика-сумматора, счетный вход которого соединен с выходом трехвходового элемента И, первый вход:которого соединен с прямым выходом счетного триггера и первыми входами первого и второго элементов И, вход тактовых импульсов преобразователя соединен с вторым входом второго элемента И, выход которого соединен сосчетными входами первого и третьегосчетчиков, второй информационный выход второго счетчика соединен с входом дешифратора, выход которого соединен. с 8-входом КЗ-триггера и черезпервый формирователь импульсов с установочным входом первого счетчика,выход КБ-триггера соединен с вторымвходом трехвходового элемента И и 88694 6через первый элемент задержки с вторым входом элемента ИЛИ, выход кото-.рого соединен с 1-входом 1 К-триггера, выход которого соединен с пер-, вым входом третьего элемента И, выход которого соединен со счетным входом счетного триггера, единичный выход которого через второй элемент задержки соединен с К-входом 1 К-триг гера, вход преобразуемой частотыпреобразователя соединен с вторыми входами первого и третьего элементов И, инверсный выход счетного триггера соединен через второй фор мирователь импульсов с К-входомКБ-триггера и входом управления сложением счетчика сумматора, третий вход трехвходового элемента И соединен с выходом схемы сравнения.