Устройство для сопряжения

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН Р 13/00 Д ЫТИИПИСАНИЕ ИЗОБРЕТЕНИ Н АВТОРС У СВИДЕТЕЛЬСТВУ ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СС ПО ЕЛАМ ИЗОБРЕТЕНИЙ И ОТНР(56) Авторское свидетельство СССР Ф 496551,кл. С 06 Р 3/04, 1976,Авторское свидетельство СССР У 881722, кл. 0 06 Р 3/04, 198. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано в качестве устройства для сопряжения в многоканальных сис темах сбора, регистрации и обработкиинформации. Целью изобретения является повышение надежности в ра,ЯО 1228861 А боте устройства. Устройство содержитблок буферной памяти, первый, второй счетчики, реверсивный счетчик,элемент ИЛИ-НЕ, элемент сравнения,с первого по третий элементы И, первый, второй элементы ИЛИ, элементНЕ, триггер элемент задержки. Устройство при заполнении буферной памяти и при поступлении запроса назапись производит сравнение ценности поступившей и первой подлежащейчтению информации и в зависимостиот результата сравнения производит(или не производит) запись поступивших данных в блок памяти устройствадля сопряжения, Таким образом в моменты переполнения устройства теряется мен пенная информация. 2 ил.Изобретение относится к вычислительной технике и может быть использовано для сопряжения двух разноскоростных устройств в многока-.нальных системах сбора, регистрации 5и обработки информации,Цель изобретения - повьшение достоверности работы устройства засчет исключения потерь информации,На Фиг, 1 приведена структурнаясхема устройства для сопряжения;нафиг, 2 - структурная схема блокабуферной памяти,Устройство содержит блок 1 буферной памяти с информационными входами первой 2 и второй 3 групп и информационными выходами первой 4 ивторой 5 групп, первый счетчик Ь,второй счетчик 7, реверсивный счетчик 8, элемент ИЛИ-НЕ 9, выход 10индикации состояния пустой памятиустройства, вход 11 модификации адреса устройства, элемент 12 сравнения, первый 13, второй 14 и третий.15 элементы И, первый 16 и второй17 элементы ИЛИ, элемент НЕ 18, триггер 19, элемент 20 задержки, выход21 переполнения памяти устройства,вход 22 синхросигнала записи устрой 1ства, установочный вход 23 устройства,Блок 1 буферной памяти (Фиг. 2)содержит накопитель 24, коммутатор25, элемент 26 задержки и формирователь 27,Устройство работает следующим образом.Перед началом работы сигналом повходу 23 устройства счетчики 6-8 ус 40танавливаются в нулевое состояние,В режиме записи на входы 3 устройства поступают данные измерительного канала в совопровождении его адресного признака на входах 2 устройства и синхросигнала записи на входе22. Задержанный на элементе 20 задержки синхросигнал записи поступаетна входы элементов И 13-15. Величиназадержки сигнала на элементе 20 задержки должна быть больше времени за 50держки на триггере 9,При незаполненном блоке 1 буфернойпамяти на выходе старшего разрядареверсивного счетчика 8 присутствуетнизкий уровень сигнала, который через элемент НЕ 18 разрешает прохождение синхросигнала записи через элемент И 15, элемент ИЛИ 16 на синхровход счетчика 6 и на управляющий вход блоха 1 буферной памяти. Этот сигнал, воздействуя на прямой и инверсный входы управления коммутатора 25, подключает к адресным входам накопителя 24 разрядные выходы счетчика 6, проходит элемент 26 задержки на вход формирователя 27, который Формирует сигнал записи данных в накопитель 24 по адресу, хранящемуся на счетчике 6. По заднему фронту синхросигнала счетчик 6 и реверсивный счетчик 8 модифицируются, т,е. к их содержимому добавляется единица.При заполненном блоке 1 буферной памяти по переднему фронту синхросигнала записи производится запись в триггер 19 выходного сигнала элемента 12 сравнения. На выходе элемента 12 сравнения присутствует высокий уровень сигнала, если код адресного признака информации, присутствующий на входах 2 устройства, больше кода адресного признака информации на выходах 4 устройства. В противном случае на выходе элемента 12 сравнения присутствует низкий уровень сигнала. При условии записи в триггер 19 высокого уровня сигнала на его прямом выходе также будет высокий уровень сигнала, который вместе с высоким уровнем сигнала на выходе старшего разряда реверсивного счетчика 8 разрешает прохождение синхросигнала записи через элемент И 13 на входы элемента ИЛИ 16 и элемента ИЛИ 17, с выходов которых сигналы поступают на синхровходы счетчиков 6 и 7 соответственно, а такжена вход управления блока 1 буферной памяти. Сигнал на входе блока 1 буферной памяти обеспечивает запись данных в накопитель 24 по адресу, хранящемуся на выходах счетчика 6, По окончании записи задним фронтом синхросигнала производится модификация счетчиков 6 н .7, т,е. к их содержимому добавляется единица. В случае присутствия высокого уровня сигнала на инверсном выходе триггера 19 при наличии высокого уровня сигнала на выходе старшего разряда реверсивного счетчика 8 синхросигнал записи через элемент И 14 поступает на выход 21 переполнения памяти устройства, свидетельствуя о невозможности записи данных в блок 1 буферной памяти.При отсутствии синхросигнала записи на входе 22 устройство вьпюлняет операцию чтения данных из блока 1 буферной памяти по адресу, хранящемуся на счетчике 7, выходы которого через коммутатор 25 подключены к адресным входам накопителя 24 в момент чтения, Модификация адреса чтения производится по заднему фронту сигнала на входе 1 устройства, при этом к содержимому счетчика 7 добавляется единица и вычитается единица из содержимого реверсивного счетчика 8. Разрядность реверсивного счетчика 8 на один превышает разрядность каждого из счетчиков 6 и 7, Высокий уровень сигнала на выходе старшего разряда счетчика 8 свидетельствует о состоянии Блок буферной памяти заполнен". Высокий уровень сигнала на выходе элемента ИЛИ-НЕ 9, т.е. на выходе 1 О устройства свидетельствует о состоянии "Блок буферной памяти пуст", Сигна лы на входах 11 и 12 устройства для нормальной работы устройства должны , быть разнесены во времени, а сигнал на входе 22 должен быть задержан относительно информации на входах 2 устройства на время, достаточное для срабатывания элемента 12 сравненияФормула изобретения Устройство для сопряжения, содержащее блок буферной памяти, информационные входы первой и второй групп которого подключены к информационным входам и входам адресного признака устройства, первый и второй информационные выходы которого подключены к информационным выходам соответственно первой и второй групп блока буферной памяти, адресные входы чтения и записи которого подключены соответственно к разрядным выходам первого и второго счетчиков, реверсивный счетчик, группа выходов младших разрядов которого подключена к группе входов элемента ИЛИ-НЕ,5 10 15 20 25 30 35 40 45 50 выход которого подключен к выходупереполнения памяти устройства, входмодификации адреса которого подключен к первому синхровходу реверсивного счетчика, о т л и ч а ю ш е ес я тем, что, с целью повьппения достоверности работы устройства засчет исключения потерь информации,в него введены элемент сравнения,с первого по третий элементы И, первый, второй элементы ИЛИ, элементНЕ, триггер и элемент задержки; причем первый, второй входы и выходэлемента сравнения соединены соответственно с информационными вхо-.дами и выходами первой группы блокабуферной памяти и с информационнымвходом триггера, синхровход блокабуферной памяти подключен к синхровходу первого счетчика и к выходупервого элемента ИЛИ, первый входкоторого соединен с первым входомвторого элемента ИЛИ и с выходом первого элемента И, выход старшего разряда реверсивного счетчика подключенк входу элемента ИЛИ в , к первымвходам первого и второго элементовИ и через элемент НЕ - к первому входу третьего элемента И, второй входкоторого подключен к выходу элемента задержки и к вторым входам первого и второго элементов И, третьивходы первого и второго элементов Иподключены соответственно к прямомуи инверсному выходам триггера, выходтретьего элемента И подключен к второму вхбду первого элемента ИЛИ и квторому синхровходу реверсивногосчетчика, вход модификации адреса.устройства подключен к второму входу второго элемента ИЛИ, выход которого соединен со счетным входом второго счетчика, выход второго элемента И соединен с выходом индикациисостояния пустой памяти" устройства,вход синхросигнала записи устройства подключен к синхронизирующемувходу триггера и к входу элементазадержки, установочный вход устройства подключен к входам сброса первого,второго иреверсивного счетчиков1278861 Составитель С.БурухииТупица Техред Л.Олейник Корректор Л,Пилипен дакт По исное СССР,Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная Заказ 6840/48 Тираж 671ВНИИПИ Государственного комипо делам изобретений и отк113035, Москва, Ж, Раушская тетаытий наб д.