Устройство для вихретокового контроля

: ъ,Фрюре ЗОБРЕТЕНИЯ ПИ ВИДЕТЕЛЬСТВ Н АВТОРСН, Коровяка вать ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельство СССР В 862060, кл, С 0 1 И 27/90, 1979, (54) УСТРОЙСТВО ДЛЯ ВИХРЕТОКОВОГО КОНТРОЛЯ(57) Изобретение относится к средствам неразрушающего контроля материалов и изделий и может быть использовано для дефектоскопии и дефектометрии металлов в любой отрасли промышленности, Цель изобретения - повышение точности контроля за счет отстройки от влияния несовершенства изготовления катушек матричного преобразователя и влияния на результаты электрофизических параметров изделия 80, 12608 Устроиство содержит последовательносоединенные генератор 1, вихретоковый матричный преобразователь 2, коммутатор 3, ключ 4, усилитель 5, детектор 6, АЦП 7, блок 19 памятии видеоконтрольный блок 20, последовательно соединенные перемножитель 8,линию 9 задержки, дифференциальный усилитель 10, связанный в своюочередь с ключом 4, В состав устройства входят также подключенные к генератору 1 последовательно соединенные фазометр 11, АЦП 12, первыйблок 18 памяти, связанный первымвыходом через ЦАП 14 с линией 9, авторым - через ЦАП 13 с перемножителем, Режим работы устройства, режимкомпенсации преобразователей матрицы и режим измерения устанавливаютпри помощи переключателя 17 режимов.Устройство позволяет автоматическискомпенсировать каждый преобразователь матрицы в отдельности и анализиро сигнал только от дефекта, 2 ил.112Изобретение относится к средствамнеразрушающего контроля материалови изделий и может быть использованодля дефектоскапии и дефектометрииметаллов в любой отрасли промьпплен 60834 2 ЦЛ 3, вторым (информационным) выходом к входу второго ЦЛ 14 р Второй блок 19 памяти, подключенный вторым (адресным) входом к выходу счетчика 16 импульсов, третьим (управляющим) входом - к переключателю 17 режимов, первым (информационным) входом - к выходу второго АЦП 7, видео- контрольный блок (ВКБ) 20, подключенный к выходу второго блока 19 памяти,Матричный преобразователь (фиг.2) выполнен в виде матрицы пхп преобразователей трансформаторного типа. Возбуждающая и измерительная обмотки каждого иэ и преобразователей расположены на Ферритовом стержне. Возбуждающие обмотки преобразователей включены последовательно, концы измерительных обмоток объединены в строки и столбцы.Устройство работает в двух режимах: режиме компенсации и режиме измерения.Ь режиме компенсации матричный преобразователь 2 устанавливают на бездефектный участок контролируемого иэделия. Переключатель 17 режимов 5 10 15 20 25 переводят в состояние, соответствующее режиму компенсации, при этомпереключатель 17 режимов формируетсигнал, под управлением которогоключ 4 замыкает первый вход с первымвыходом, счетчик 16 обнуляется, первый блок 18 памяти работает в режимезаписи информации с первого и второго АЦПи 12. Под управлением счетчика 16 импульсов, на вход которогоподается тактовая частота с генера 3035 40 тора 15 импульсов, коммутатор 3 подключает строку матричного преобразователя 2 к первому входу ключа 4,а столбец - к общей шине матрицы,тем самым происходит выбор преобра 45 зователя, С первого выхода ключа 4 напряжение с преобразователя матрицы 2 подается на усилитель 5, амплитудный детектор 6 и второй АЦП 7,где происходит преобразование ана 50 логового сигнала в цифровой вид.В ячейке памяти блока 18 памяти происходит запоминание цифрового кодаамплитуды сигнала, поступающегос АЦП 7, адрес которой выбирается 55 счетчиком 16 импульсов.Одновременно напряжение с генератора 1 подается на первый вход Фа-зометра 1, йа второй вход которого ности,Цель изобретения - повышение точности контроля за счет отстройки отвлияния несовершенства изготовлениякатушек преобразователя и от влиянияна результат электрофизических параметров изделия.На фиг. 1 представлена блок-схема предлагаемого устройства; нафиг. 2 - конструкция матричного преобразователя.Устройство содержит последовательно соединенные генератор 1 синусаидального тока, вихретоковый матрич ный преобразователь 2, коммутатор 3,ключ 4, усилитель 5, амплитудный детектор 6, второй аналогоцифровойпреобразователь (АЦП) 7, последовательно соединенные перемножитель 8,вторым входом соединенный с генератором 1, линию 9 задержки, управляемую напряжением, дифференциальныйусилитель 10, подключенный выходомк второму входу ключа 4, а вторымвходом - к второму выходу ключа 4,последовательно соединенные фазаметр 11, подключенный первым входомк выходу генератора 1, а вторым входом - к первому выходу коммутатора 3,первый АЦП 12, а также первый цифроаналоговый преобразователь (ЦАП) 13,подключенный выходом к второму входуперемножителя 8, второй ЦАП 14, подключенный выходом к второму управляющему входу линии 9 задержки, последовательно соединенные генератор 15 импульсов и счетчик 16 импульсов, подключенный выходом к второму(йнформационным) входом к выходу первого аналого-цифрового преобразователя 12, вторым (информационным)входом - к выходу второго АЦП ,третьим (адресным) входом - к выходу счетчика 16 импульсов, четвертым1260834 40 3подается напряжение с преобразователя матрицы матричного преобразователя 2, на выходе фазометра 11 получаем напряжение, пропорциональное сдвигу фаз между опорным напряжением 5 (напряжение генератора 1) и напряжением с преобразователя матрицы. АЦП 12 приводит аналоговое напряжение с выхода фазометра 11 в цифровой вид, которое запоминается в ячейке 10 памяти блока 18 памяти. После этого, при поступлении на вход счетчика 16 следующего тактового импульса с тактового генератора 15 коммутатор 3 выбирает другой преобразователь мат рицы, а напряжения в цифровом виде, пропорциональные амплитуде и фазе сигнала с этого преобразователя, выше описанным способом запоминаются в следующей ячейке памяти блока 18 20 памяти. И так далее пока не снимутся и запомнятся коды фазы и амплитуды с последнего преобразователя матрицы матричного преобразователя 2. На этом режим компенсации закончен. 25В режиме измерений преобразователь 2 устанавливают на контролируемый участок объекта контроля. Переключатель 17 режимов переводят в состояние, соответствующее режиму измере- З 0 ний, при этом переключатель 17 режимов формирует сигнап, под управлением которого ключ 4 замыкает первый вход с вторым выходом, а второй вход - с первым выходом, счетчик 16 обнуля 35 ется, первый блок 18 памяти работает в режиме выдачи информации на первый и второй ЦАП 13 и 14, а второй блок 19 памяти - в режиме записи информации с АЦП 7. Под управлением счетчика 1.6 коммутатор 3 выбирает первый преобразователь матрицы, напряжение с которого подается через ключ 4 на второй вход дифференциального усилителя 10. Из ячейки памяти блока 18 памяти, соответствующей первому преобразователю матричного преобразователя 2, извлекаются коды амплитуды и фазы компенсирующего напряжения и подаются соответственно на первый и второй ЦАП 13 и 14, на выходе первого ЦАП 13 формируется напряжение, пропорциональное амплитуде компенсирующего напряжения первого преобразователя мат рицы, подаваемое на первый вход пере- множителя 8, на второй вход которого подается напряжение генератора 1, На выходе перемножителя 8 получается напряжение синусоидальной формы с амплитудой, равной амплитуде напря:кения с первого преобразователя в режиме компенсации. Это напряжение подается на первый вход линии 9 задержки, на второй вход которой подано напряжение с выхода ЦАП 14, пропорциональное фазе напряжения с первого преобразователя матрицы в режиме компенсации. На выходе линии 9 задержки, управляемой напряжением, получают синусоидальное напряжение, амплитуда и фаза которого равны амплитуде и фазе напряжения с первого преобразователя матричного преобразователя 2 в режиме компенсации. Это напряжение подается на первый вход дифференциального усилителя 10. При отсутствии дефекта под первым преобразователем на выходе дифференциального усилителя 10 получают минимальное напряжение, определяемое точностью компенсации,при наличии дефекта на выходе дифференциального усилителя 10 присутствует разбаланс, который через ключ 4, усилитель 5 и детектор 6 подается на АЦП 7, где переводится в цифровой вид, после чего запоминается в ячейке памяти блока 19 памяти, с выхода которого подается на видеоконтрольный блок 20 в виде точки яркость, пропорциональная напряжению разбаланса.Аналогичные операции происходят при выборе всех остальных преобразователей матрицы, при этом на экране блока 20 получают картину распределения дефектов на контролируемом участке. Формула изобретения 4Устройство для вихретокового контроля содержащее последовательно соединен/ные генератор синусоидального тока, вихретоковый матричный преобразователь и коммутатор, последовательно соединенные усилитель и амплитудный детектор, и видеоконтрольный блок, отличающееся тем, чта, с целью повышения точности контроля, оно снабжено включенным между выходом коммутатора и входом усилителя ключом, последовательна соединенными фазометром, первый и второй входы которого подключены соответственно к выходам генератора синусоидального тока и коммутатора, первым аналого.Шароши аказ 5223 44 Тираж 718 Подписное В 11 ИИПИ Государственного комитета ССС по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., 4/ зводственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4 5цифровым преобразователем, первым блоком памяти, первым цифроаналоговым преобразоваделем, ие 1 гемножителем, второй вход которо полклкгчен к выходу генератора синусоилального тока, линией задержки и дифФеренциальным усилителем, выход и второй вход которого подключены соответственно к вторым входу и выходу ключа, вторымцифроаналоговым преобразователем,включенным между вторым выходом первого блока памяти и вторым входом линии задержки, подключенными к выходу амплитудного детектора последовательно соединенными вторым аналого 60834 Ьцифровым преобразователем и вторымблоком памяти, выход которого подключен к входу видеокантрольного блока,последовательно соединенными генератором тактовых импульсов и счетчикомимпульсов, выход которого соединенс вторыми входами коммутатора, первого и второго блоков памяти, и переключателем режимов, выход которого 10 подключен к второму входу счетчикаимпульсов и третьим входам ключа,.первого и второго блоков памяти, ачетвертый вход первого блока памятиподключен к выходу второго аналого цифрового преобразователя.