Устройство частотного компандирования

Изобретение относится к радиотехнике и связи, может быть использовано в узкополосных системах связи и является усовершенствованием изобретения по авт. св, 9 .1169176.Цель изобретения - увеличение степени частотной компрессии присохранении точности результирующего сигнала компандирования.На фиг. 1 представлена структурная электрическая схема устройства частотного компандирования; на фиг, 2 - структурная электрическая схема следящего амплитудного детектора; на фиг. 3 - структурная электрическая схема делителя частоты; на фиг. 4 - структурная электрическая схема умно- жителя частоты 1 на фиг. 5 - структурная электрическая схема блока обратного нелинейного преобразования.Устройство частотного компандирования содержит блок 1 задержки, делитель 2 частоты, следящий амплитудный детектор 3, дополнительный усилитель 4, дополнительный делитель 5 частоты, компрессор 6с первым делителем частоты на входе, блок 7 уплотнения, полосовой фильтр 8, блок 9 разделения, экспандер 1 О с первым умножителем частоФы на выходе амплиУ тудный модулятор 11, дополнительный умножитель 12 частоты, дополнительный аттенюатор 13, Следящий амплитудный детектор содержит пиковый детектор 14, ключ 15, блок 16 выделения максимума сигнала. Делитель 2 частоты :содержит К сумматоров 17, К блоков 18 обратного нелинейного преобразования, К инверторов 19, делитель 20 напряжения. Умножитель частоты содержит К формирователей 21 модуля сигнала, К блоков 22 прямого нелинейного преобразования, К сумматоров 23 и делитель 24 напряжения. Блок 18 обратного нелинейного преобразования содержит операционный усилитель 25 и блок 26 прямого нелинейного преобра" зования, Блоки прямого нелинейного преобразования состоят из квадраторов (не показаны). Устройство частотного компандиро.вания работает следующим образом.Входной сигнал поступает на делитель 2 через блок 1, который компен. сирует задержку сигнала, поступающего на вход делителя 2 через следящий . амплитудный детектор 3. 5 1 О 5 го г 5 30 35 40 45 50 55 Выходное напряжение амплитудногодетектора 3 отслеживает измененияэкстремальных значений входного сигнала, выделяемых пиковым детектором14. При этом блок 16 выделяет экстремумы входного сигнала и вырабатывает короткий имрульс, замыкающийключ 15 на время действия импульса,в результате чего выходное напряжение делителя 2 уменьшается до нуля.После прекращения действия импульсаключ 15 разм."кается и происходит за"поминание и хранение значения новогоэкстремума, Так выделяется огибающая,которая действует на дополнительныйделитель 5 через дополнительный усилитель 4, превращающий ее в сигналс сокращенным спектром.На выходе делителя 2 при этом получается несущая с постоянным уровнем,ввиду чего в первом делителе частотыкомпрессора 6 уровни смещения исходного сигнала для каждого инвертора19 образуются просто при помощи ис-.точника постоянного напряжения дели-теля 20 и сумматора,17, а при помощиблока 18 достигается дополнительноесокращение спектра в первом канале,что позволяет значительно уменьшитьчисло других каналов преобразования,в которых производится сокращений ши 11 1рины хвоста этого спектра. Получен.ные таким образом сигналы всех каналов вместе с дополнительным сигналомна выходе блока 7 формируются в единый компрессированный сигнал, передаваемый через полосовой фильтр 8 вканал связи.В блоке 9 принятый сигнал разделя"ется на те же сигналы каналов комппрессора 6 и дополнительный сигнал.Преобразования. в экспандере 1 О строго обратны преобразованиям в компрессоре 6, в частности обязательна обратимость нелинейных преобразованийв блоках 18 и 22, обеспечиваемая использованием в блоке 18 блока 26 вцепи обратной связи операционногоусилителя 25,Аналогично дополнительный умножитель 12 посредством. цепей из формирователей 21, блоков 22, сумматоров;23и делителя выполняет операции, обратные тем, которые производит дополнительный делитель 5, При этом резисторы делителей 20 и 24 выполнены нарезисторах одного номинала. На выходедополнительного умножителя 12 восста 1259496навливается огибающая сигнала, а на выходе экспандера 10 - несущая, которая на выходе амплитудного модулятора 11 восстанавливается в исходный сигнал. 5Формула изобретения1, Устройство частотного компандирования по авт. св, У 1169176, о т О л и ч а ю щ е е с я тем, что, с целью увеличения степени частотной компрессии при сохранении точности результирующего сигнала компандирования, в компрессор введены последо вательно соединенные блок задержки и делитель частоты, а такыре последовательна соединенные следящий амплитудный детектор, дополнительный усилитель и дополнительный делитель час тоты, выход которого соединен с дополнительным входом блока . уплотнения при этом вход блока задержки объединен с входом следящего амплитудного детектора, выход которого соединен с 2 входои "делителяделителя частоты, выход которого соединен с входом первого делителя частоты, а в экспандер . введены последовательно соединенные дополнительный умножитель, дополни- ЗО тельный аттенюатор и амплитудный модулятор, второй вход которого соединен с выходом первого умножителя частоты, при этом вход дополнительного уиножителя частоты соединен с дополнительным выходом блока разделения.2. Устройство по п. 1, о т л и - ч а ю щ е е с я, тем, что следящий амплитудный детектор содержит последовательно соединенные пиковый детектор и ключ, второй вход которого через блок выделения максимума сигнапа соединен с входом пикового детектора, вход которого является входом следящего амплитудного детектора, выходом которого является выход ключа.3. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что делитель частоты содержит К последовательно соединенных цепей, каждая иэ которых состоит из последовательно соединенных сумматора, блока обратного нелинейного преобразования и инвертора, а также делитель напряжения, подключенный к источнику напряжения, причем К выходов делителя напряжения соединены с вторыми входами сумматоров соответствующих К цепей, причеи первый вход сумматора первой цепи является входом делитля частоты, выходом ко-торого является выход инвертора К-й цепи.4, Устройство по п. 1, о т.л ич а ю щ е е с я тем, что умножи" тель частоты содержит К последователь но соединенных цепей, казцая иэ которых состоит из последовательно соединенных формирователя модуля сигнала, блока прямого нелинейного преобразования и сумматора, а также делитель напряжения, подключенный к источнику напряжения, К выходов которого подключены к вторым входам сумматоров соответствующих К цепей, причем вход формирователя модуля сигнала первой цепи является входом умножителя частоты, выходом которого является выход сумматора К-й цепи.5. Устройство по п, 4, о т л ич а ю щ е е с я тем, что блок прямого нелинейного преобразования состоит иэ М последовательно соединенных квадраторов.6. Устройство по пч. 3 и 5, о т - л и ч а ю щ е е с я тем, что блок обратного нелинейного преобразования состоит из операционного усилителя, в обратную связь которого включен блок прямого нелинейного преобразования.