Цифровой фазорегулятор

ОЮЗ СОВЕТСНИХ ОЦИАЛИСТИЧЕСНИРЕСПУБЛИН ц 4 С 01 к 25/04 ОПИСАНИЕ ИЗОБРЕТЕНИЯ е зы фаГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ТОРСНОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССУ 464863, кл. С 01 К 25/04, 1975Авторское свидетельство СССРУ 911366, кл. С 01 В. 25/04, 1980(57) Изобретение относится к иэмрительной технике. Может быть использовано в различных областяхдиоэлектроники для регулировки фсигналов, Целью изобретения являся повьппение точности установкизы сигнала в широком диапазоне.устройство, содержащее два тригг ных делителя частоты 4.п, 4.п,формирователь З,п, фильтры 5,6, длядостижения цели дополнительно введены блок 1 опорных частот, п смесителей 2.2-2.п, (п) триггерныхделителей частоты 4.1-4.п - 2,(п)формирователей 3.1-3.п, блок 7установки делителей частоты, состоящих иэ инверторов 8,1-8 Л, .групп9,1-9,1 с и 10.1-10,1 с элементов 2 И-НЕ,Разность фаз сигналов на выходах фазорегулятора может быть учтена выбором начального кода фазы с точностью до единицы младшего разряда.Устройство позволяет синтезироватьфазу сигнала в широком диапазонечастот с малой дискретностью, чтообеспечивает повьппение точности установки фазы. 1 ил.1 125Изобретение относится к измерительной технике и,может бьггь использовано в различных областях радиоэлектроники для регулировки фазы сигналов.Цель изобретения - повышение точ ности установки фазы сигнала в широком диапазоне.На чертеже приведена схема предлагаемого устройства,Цифровой фазорегулятор содержитблок 1 опорных частот, и смесителей2,2-2,п, и формирователей 3.1-3,п,и триггерных делителей 4,1-4.п час-тоты, фильтры 5 и 6, блок 7 установки делителей частоты, состоящий из1 инверторов 8,1-8 Л, первой группы9.1-9,1 с элементов 2 И-НЕ и второйгруппы 10.1-10,с элементов 2 И-НЕ,Выходы блока 1 опорных частотсоединены с гетеродинными входамии смесителей 2.1, 2.22.п, выходкаждого из которых через формирователи 3.1, 3,2,Зп подключен к входу соответствующего триггера триггерного делителя 4.1, 4,4 4.п частоты, выход каждого из триггерных делителей 4.1, 4.2 4.(п) частоты подключен к входу смесителя 2,2,2.3 2.п соответственно, один извыходов блока 1 опорных частот и выход триггерного делителя 4.п частотысоединены соответственно с первым ивторым фильтрами 5 и 6. Триггерныеделители 4 частоты выполнены на Птриггерах, количество которых определяется выбранным коэффициентом деления каждого из делителей. К- и Явходы каждого из 0-триггеров триггерных делителей частоты подключены квыходам блока 7 установки делителейчастоты. Выходы элементов 2 И-НЕ первой и второй групп 9 и 10 являютсявыходами блока 7 установки делителейчастоты,Устройство работает следующим образом,Сигнал частотой Е , когерентныйс фс опорной частотой й , поступает на смеситель 2.1, на гетеродинный вход которого поступает сигнал Г, от блока 1 опорных частот. Значение гетеродинного сигнала выбирается такой величины, чтобы на выходе смесителя 2.1 выделялся сигнал с частотой й,1, где 1, - коэффициент деления первого делителя 4.1. Гармонический сигнал с выхода смесителя 2.1 поступа СМ 1 У 1 м Ч Г аел где Ч, - начальная фаза;- фазовый сдвиг, создаваемый в смесителе 2.1; У - фазовый сдвиг,дел,создаваемый делителем 4.1, 2 Ю Ч,Ы ф1 Ч 1 пак 20 и,где М - двоичный код;т,ш, - разрядный код, который принимает значения 0,1,2 2 - 1. Фазовый сдвиг, создаваемый делителем 4.1, изменяется в соответствии с кодом 1 в моменты времени, определяемые частотой импульсной пос. ледовательности Сч,т.е. производятся "установка каждоо из разрядов делителя 4.1 частоты в "0" и "1" и таким образом запись числа Б Ч в счетчик, а фаза выходного сигнала с делителя. 4.1 сдвигается на величину га ел 1 Делитель 4.1 частоты управляет блоком 7 установки делителей частоты, При поступлении "0" в первом разряде кода М на первый вход элементаЧ9.1 2 И-НЕ поступает проинвертированный черезинвертор 8,1 сигнал, а на входе элемента 10,1 2 И-НЕ действует прямой сигнал, По импульсу установки делителя С 1 на выходах1элементов 9.1 и 10,1 устанавливаются .состояния "1" и "0", которые соответствуют "1" первого разряда делителя 4.1. При поступлении "1" в коде первого разряда Б на выходах элементов 9.1 и 10.1 устанавливается состояние, соответствующее "1". первого разряда делителя 4.1. Аналогично происходит работа по всем остальным разрядам блока 7 установки делителей частоты. 30 35 40 45 50 55 5956 2ет на вход дюрмирователя 3,1, в котором он преобразуется в последовательность прямоугольных импульсов той жечастоты, и далее на вход, делителя 5 4,1 частоты. Последний представляетсобой двоичный счетчик, коэффициент,целения его Г = 2 , где ш - число11разрядов делителя частоты. На выходеделителя 4.1 частоты образуется сиг- О нал, фаза которого по отношению к фазе входного сигнала изменяется на ве- личину3 1После делителя 4,1 частоты сигнал проходит через последовательно соединенные смеситель 2,2, формирователь 3.2 и делитель 4,2 частоты, в которых частота повышается до величины Е 1 (где 12 - коэффициент деления второго делителя частоты в смесителе 2.2), затем формируется последовательность прямоугольных импульсов в формирователе 3.2 и производится установка фазы в делителе 4.2 частоты. Установка фазы во втором делителе 4.2 частоты производится также, как и в делителе 4,1, отличие может заключаться только в коэффициенте деления второго делителя 4,2 частоты. Управление вторым делителем 4,2 частоты производится от блока 7 установки делителей частоты по тому же принципу, что и управление первым делителем 4.1. Аналогично производится преобразование сигнала и установка фазового сдви 255956 4га в последующих группах, включаю щих смесители 2.3-2.п, Формирователи 3,3-3,п и делители 4.3-4.п. Выход Г блока 1 опорных частот и выход и-го делителя 4.п частоты подключены соответственно к первому ивторому фильтрам 5 и 6, на выходахкоторых сннтезированы гармонические сигналы с измеряемой по заданно- )О му коду разностью фаз между каналамиеВеличины фазовых сдвигов на выходе каждого из делителей 4.2,4.3.4 п частоты определяется выражениямиПОСТаеаг 2 г 2 м 1 +аг2 пм 2 П(йч +2 Мч )1 г,О 12 аост 2 +2202 П 1 й, +2 М, +21+1,1 )2+ + м 1мПринятое на чертеже обозначениеколичества управляющих выходов блоЗ 0 ка 7 установки делителей частоты Ксоответствует 35 ния фазой должны принимать значения: и ч щ 1,2,2 - 1; Н, = 1,2,40Устанавливая коэффициенты деления делителей 4.1-4.п частоты одинаковыми ш = ш == ш получим фазугмкна выходе последнего делителя . 45 Из выражения для И следует, что младшими разрядами кода являются разряды кода М , затем следуют разряды М и так далее, старшими разрядами являются разряды кода М, .+Я,М посТМ Из приведенных выражений следует, ,что фаза сигнала на выходе и-го делителя 4.п частоты может меняться в2 Ппределах от2 +м,+-с дискретом 2 П- р;7; в ,-. При этом коды управле 27 11 ч Ьт ПЧ + Ч г е)Ч ВЫ К паст макс ч максК = ш + ш ++ ш 1 1м С выхода Г блока 1 опорньас частот и с выхода последнего делителя 4.п частоты сигналы проходят через первый и второй фильтры 5 и 6 соответственно. На выходе фильтров 5 и 6 сигналы свободны от гармонических составляющих. Сигнал на выходе Фильтра 5 принят в качестве опорного Е, а сигнал на выходе фильтра 6 синтезирован по фазе Е .Разность фаз сигналов на выходах Фазорегулятора при М, = О может быть учтена выбором начального кода Фазы с точностью до единицы младшего разряда.Цифровой Фазорегулятор позволяет синтезировать Фазу сигнала в широком диапазоне частот с малой дискретностью, что обеспечивает повышение точности установки фазы. Формула изобретенияЦифровой фазорегулятор, содержащий первый и второй триггерные делиСоставитель АСтаростина Техред М.Ходанкч Редактор О.Бугир Корректор М,Самборская е9 ВЗаказ 4818/45 Тираж 128ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д,4/5 Подписное Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 412559 тели частоты, первый формирователь, первый и второй фильтры о т л и - ч а.ю щ и й с я тем, что, с целью повышения точности установки фазы сигнала независимо от его частоты, он. снабжен блоком опорных частот и смесителями, (и) триггерными делителями частоты,(п) формирователями и блоком установки делителей частоты, состоящим из 1 инверторов 10 .и двух групп по 1 элементов 2 И-НЕ в каждой, где 1 - разрядность кода установки фазы, при этом выход первого смесителя через последовательно соединенные первый формирователь, первый триггерный делитель частоты, второй смеситель, второй формирователь, .второй триггерный делитель частоты и далее,в той же последовательности до и-го триггерного делителя 20 частоты соединен с входом второго фильтра, гетеродинные входы каждого из и смесителей подсоединены соответственно к одному из п ( с перво 56 Ьго по п-й) выходам блока опорных частот, (и+1)-й выход которого соединен с входом первого фильтра, установочные К-входы каждого триггератриггерных делителей частоты соединены поразрядно с выходами соответствующих элементов 2 И-НЕ первойгруппы блока установки делителейчастоты, первые входы которых черезинвертор этого блока соединены с соответствующими разрядными клеммамиустановки фазового сдвига, а установочные Б-входы каждого триггера триггерных делителей частоты соединеныпоразрядно с выходами соответствующих элементов 2 И-НЕ второй группыблока установки делителей частоты,первые входы которых также соединены с соответствующими разряднымиклеммами установки фазового сдвига,при этом вторые входы элементов2 И-НЕ первой и второй групп блока установки делителей частоты обьединенны исоединены с клеммой тактового сигнала.