Многоканальная система ввода аналоговой информации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 114 СО ИЕ ИЗ 13ИБЛЙо 1 аьА ОП ЕТЕНИЯ ВИДЕТЕЛ ВТОРСНОМ(61) (21) (22) (46) 4501573769302/24-206.07.8430.07.86. БюлКазанский орЗнамени и орционный инсти У 28 ена Трудовог ена Дружбы н ут им, А,Н.Т Красод го иа ва О.К.Евд азлов и 681,327 Авторск 157, кл кимов, Д. С.Н.Варна 21(088.8) е свидетел С 06 Р 3 ь.Погодин,ский Е.Ф.Б(56)У 450 ьство ССС 05, 1968. риОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ МНОГОКАНАЛЬНАЯ СИСТЕМА ВГОВОИ ИНФОРМАЦИИ . 80124 5 А 2(57) Изобретение относится к областвычислительной техники и может бытьиспользовано в системах многопозиционного контроля датчиков. Цельизобретения - повышение пропускнойспособности устройства - достигаетсвведением триггера, счетчика, мультиплексора и блока оперативной памятикоторые позволяют расположить резултаты измерения по порядку нумерациидатчиков и дают возможность заменитпередачу адресной информации с выхода устройства на информацию с изметельных датчиков. Изобретение - дополнительное к авт.св. У 450157.1 ил.12478 Изобретение относится к вычислительной технике и может найти применение в информационно-измерительныхсистемах, вавтоматизированных системах для научных исследований и в системах автоконтроля и является усовершенствованием изобретения по авт.св.9 450157,Цель изобретения - повышение пропускной способности системы: 10На чертеже приведена блок-схема.многоканальной системы ввода.Система содержит входы аналого вых величин 1 -1, дополнительныйтриггер 2, информационные выходы 3, 15управляющий выход 4, управляющийвход 5, схемы сравнения 6 -6, элемент ИЛИ 7, блок управления 8, блокформирования приоритетного адреса 9,счетчик 1 О, цифро-аналоговый преобразователь (ЦАП) 11, элементы И 12 -12и триггеры 13 - 13, дополнительныйсчетчик 14, мультиплексор 15, блокоперативной памяти 16, генератор 17,Многоканальная система ввода работает следующим образом.Аналоговые сигналы подаются навходы аналоговых величин 1, -1 д, Насуммирующий вход счетчика 10 блокуправления 8 подает последовательность импульсов. Цифро-аналоговыйпреобразователь 11 преобразует циф.ровой код на выходе счетчика 10 ваналоговую величину, поступающую навыходы схем сравнения 61 -6, кото- З 5рые сравнивают эту аналоговую величину с аналоговыми величинами на входах 1 -1 . Если укаэанные величинына входах некоторой схемы сравнения,например 61, совпадают, то на ее выходе устанавливается единичное состояние,Если хотя бы одна из схем сравнения 6 -б, находится в единичном состояний, то элемент ИЛИ 7 вырабатывает сигнал, поступающий в блок управления 8. Одновременно с этим блок формирования приоритетного адреса 9, входы .которого соединены с выходами схем сравнения 6, -б, формирует на своих выходах позиционный и двоичный коды номера старшей по установленному приоритету схемы сравнения иэ всех тех, которые находятся в данный момент в единичном состоянии.С момента появления единичного сигнала на входе элемента ИЛИ 7 блок 57 2управления 8 запрещает выдачу импульсов на вход счетчика 10 и формирует единичный сигнал Запись натретьем выходе. По сигналу Записьмультиплексор 15 подключает выходыблока формирования приоритетного адреса 9 к адресным входам блока оперативной памяти 1 б. Одновременно посигналу Запись., поданного на управляющий вход "Запись блока 16,осуществляется запись кода результата преобразования, соответствующегоамплитуде аналогового сигнала и поступающего с выходов счетчика 1 О наинформационные входы, в ячейку памяти блока 16. Причем адрес ячейкипамяти определяет двоичный код адреса, соответствующий номеру входааналоговой величины, для котороговходная аналоговая величина равнааналоговой величине на выходе цифроаналогового преобразователя 11,сформированный на соответствующихвыходах блока формирования приоритетного адреса 9, По окончании этойоперации блок управления 8 формирует на четвертом выходе сигнал, который поступает на выходы всех элементов И 12 - 12. Вторые входы элементов И 12-12 соединены индивидуально с выходами. блока формированияприоритетного адреса 9, на которыхформируется позиционный код адресавхода аналоговых величин, для которого входная аналоговая величина равнааналоговой величине на выходе цифроаналогового преобразователя 11, Поэтому, при наличии сигнала на какомлибо из этих выходов блока формирования приоритетного адреса, триггер 13переходит в единичное состояние. Всилу того, что сигнал с нулевого выхода каждого из этих триггеров 13поступает на запрещающий вход соответствующей схемы сравнения 6, онапринудительно устанавливается в нулевое состояние и удерживается в немдо окончания всего цикла преобразования. Если при этом единичный сигнал, на выходе элемента ИЛИ 7 сохраняется, что указывает на,наличие единичного состояния еще одной или нескольких схем сравнения 6, то блок управления 8 вырабатывает очередной сигнал 1 11Запись на третьем выходе и описанный процесс записи информации в блок 16 повторяетсяТакой процесс продолжается до тех пор, пока присутствуетединичный сигнал на выходе элементаИЛИ 7.Когда сигнал на выходе элементаИЛИ 7 становится нулевым, т.е. принудительно с помощью соответствующе-.го триггера 13 устанавливается в нулевое состояние, последняя из схемсравнения 6, сработавших в данномтакте преобразования, блок управления 8 разрешает дальнейшее поступление импульсов на вход счетчика 1 О.Единичное состояние любого изтриггеров 13 сохраняется до концацикла преобразования, что обеспечивает запоминание в конце каждого тактапреобразования результатов преобразования только по тем входам аналоговых величин 1, схемы сравнения 6 которых устанавливаются в единичное 20состояние в данном такте преобразования.В конце цикла преобразования всеячейки блока оперативной памяти 16заполняются результатами преобразования, соответствующими амплитудевходных аналоговых величин 1, -1,Причем расположение данных по ячейкам в блоке 16 строго упорядочено,поскольку адресация ячеек памяти осу- З 0ществляется по двоичному коду адреса,соответствующему номеру входа аналоговых величин 1 - 1. Таким образом,в ячейку памяти У 1 записывается результат преобразования по,входу 11 135аналоговой величины, в ячейку 11 2 -результат преобразования по входуВ 2 и т.д,По окончании. цикла преобразованиясчетчик 10 переполняется. При этом 40сигнал на выходе старшего разрядасчетчика 10, подаваемый на второйвход блока управления 8, с единичного состояния переходит в нулевое, по .которому блок управления 8 на первом 45выходе вырабатывает сигнал сбросатриггеров 13. Одновременно с этимсигнал на третьем выходе блока управления 8 переключается в нулевое состояние, по которому блок 16 переводится в режим "Считывание., а мультиплексор 15 подключает выходы счетчика 14 к адресным входам блока оперативной памяти 16,Одновременно по перепаду (фронту)сигнала со старшего разряда счетчика1 О взводится в единичное состояниетриггер 2 и генератор 17 начинает генерировать импульсы, поступающиена счетный вход счетчика 14 и вход"Считывание" блока оперативной памяти 16. Одновременно с этим такжеформируется запрос на управляющемвыходе 4 системы ввода,Импульсы, поступающие на счетныйвход счетчика 14, последовательноувеличивают содержимое счетчика 14на единицу и этим обеспечивают последовательное считывание по адресамячеек памяти результатов преобразования, хранящихся в блоке оперативной памяти 8, во внешнее устройство,подключенного к информационным выходам 3 системы ввода.По окончании цикла считыванияво внешнее устройство счетчик 14 переполняется; При этом сигнал на выходе его старшего разряда, подаваемый на нулевой вход триггера 2, сединичного состояния переходит в нулевое состояние, по которому (пофронту сигнала) триггер 2 переключается в нулевое состояние и генератор 17 прекращает выдачу импульсов.Следующий цикл преобразования, аналогичный описанному, начинается после прихода сигнала на управляющий вход 5 системы ввода от внешнего устройства (на чертеже не показано).Увеличение пропускной способности устройства достигается за счет исключения выдачи служебной адресной информации и замене ее информацией с измерительных датчиков.Формула изобретенияМногоканальная система ввода аналоговой информации по авт. св.Ф 450157, о т л и ч а ю щ а я с я тем, что, с целью повьппения пропускной способности системы, в нее введены дополнительный триггер, генератор, дополнительный счетчик, мультиплексор и блок оперативной памяти, выходы которого являются информационными выходами устройства, выходы старших разрядов счетчика и дополнительного счетчика соединены с входа- . ми установки в единицу и ноль дополнительного триггера, выход которого соединен с входом управления генератора, выход которого подключен к счетному входу дополнительного счет,чика, к входу "Считывание" блока опеСоставитель И.АлексеевТехред М,Ходанич Корректор С,Шекмар Редактор И.Сегляник Тираж 671 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раущская наб д. 4/5Заказ 4126/48 Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 3 1 ративной памяти и является управляющим выходом устройства, третий выход блока управления соединен с входом "Запись" блока оперативной памяти и с входом управления мультиплексора, информационные входы первой и второй групп которого соединены с выходами 247857 бпервой группы блока формирования приоритетного адреса и с выходами дополнительного счетчика, выходы мультиплексора подключены к адресным входам блока оперативной памяти, информационные входы которого соединены с выходами счетчика.