Когерентный демодулятор сигналов

ТЕЛЬСТВУ И АВТОРСНОМ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Ташкентский электротехническийинститут связи и Ленинградскийэлектротехнический институт связиим, проф, М,А. Бонч-Бруевича .(56) Авторское свидетельство СССРВ 1129063, кл. Н 04 Ь 27/22, 1983.(54) КОГЕРЕНТНЫЙ ДЕМОДУЛЯТОР СИГНАЛОВ(57) Изобретение относится к радиосвязи. Повышается помехоустойчивость 43152 А 1 от межсимвольных помех при приемесигналов амплитудной телеграфии.Демодулятор содержит перемножитель 1,интеграторы 2, 11, компараторы 3,14, ключи (К) 4, 12, 16, 17, генератор 5 опорной частоты, синхронизатор 6, блоки вычитания (БВ) 7, 13,пиковый детектор 8, делитель 9 напряжения, квадратор 10, инвертор 15,Помехоустойчивость повышается подключением выхода компаратора 14 к первому входу К 16, второй вход которогосоединен с выходом К 4, а выходыК 17, 16 соединены.с входом БВ 7,Выход БВ 13 соединен с вторым входом К 17. 1 ил.Изобретение относится к радиосвязи и может использоваться в приемниках высокоскоростных систем передачидискретной информации и амплитудноймодуляции сигналов,Цель изобретения - повьппение помехоустойчивости от межсимвольныхпомех при приеме сигналов амплитудной телеграфии.На чертеже изображена структурнаяэлектрическая схема предложенногокогерентного демодулятора.Когерентный демодулятор сигналовсодержит перемножитель 1, первыйинтегратор 2, первый компаратор 3,первый ключ 4 генератор 5 опорнойчастоты, синхронизатор 6, первыйблок 7 вычитания, пиковый детектор8, делитель 9 напряжения, квацратор10, второй интегратор 11, второйключ 12, второй блок 13 вычитания,второй компаратор 14, инвертор 15,четвертый ключ 16, третий ключ 17.Когерентный демодулятор сигналовработает следующим образом,Входной сигнал Ц (С), представляющий собой адцитивную смесь полезного сигнала Ц (С) флуктуационнойпомехи Ц (С) и межсимвольной помехиЦ,(С), описываемой выражениемЦ (С)=Ц (С)+Ц(С)+Ц(С),ТяЫМС - при передачесигнала логической единигде Ц (С) цы 1 О - при передачесигнала логического нуля.- длительность одной посылки сигнала амплитудной телеграфии (АТ) поступает на вход перемножителя 1, синхронизатора 6 и пикового детектора 8, Синхронизатор 6 формирует из входного сигнала синхроимпульсы, подаваемые на генератор 5 для синхронизации его работы и тактовые импульсы, интервал следования которых равенТактовые импульсы с второго-выхоо да синхронизатора 6 поступают на управляющие входы интеграторов 2, 11 и ключей 4, 12, Причем передним фронтом тактовые импульсы отпирают ключи 4, 12, задавая тем самым момент отсчета выходного сигнала интеграторов 2 и 11, а задним фронтом осуществляют сброс напряжения на выходах интеграторов 2 и 11,подготавливаяих кобработке следующей посылки сигнала АТ, 45 ницы;О - при передаче сигнала логического нуля;ц() - напряжение сигнала АТна выходе интегратора 2 в момент отсчета,С выхода ключа 4 напряжение Ц (Ф) подается на информационный вход блока 7 вычитания. Пиковый детектор 8 представляет собой инерционный амплитудный детектор с большой постоянной временицепи нагрузки, выбираемой из условия Генератор 5, синхронизируемый импульсами, поступающими с первого выхода синхронизатора 6, вырабатываетопорный сигнал Ц,(С), определяемый5 выражениемЦ (С).=Ц . яЫ ы,С,поступающий на управляющий вход перемножителя 1. На выходе перемножителя 1 при этом формируется напряжение10 Ц (С), определяемое выражениемЦ (С)=Ц,(С) Ц,(С),которое поступает на информационныйвход интегратора 2, где осуществляется линейное интегрирование напряже 15 ния Ц (С) в течение длительности одной посылки сигнала АТ, Выходное напряжение интегратора 2 определяетсявыражением ф, Ц,(С)= 1 Ц,С)аС.20 В конце каждой посйпки сигнала АТ наинтегратор 2 и ключ 4 поступает тактовый импульс, передним Фронтом отпирающий ключ 4, а задним фронтом осуществляющий сброс напряжения на выходе интегратора 2. При отпирании ключа 4 на его выход поступает напряжение Ц(С), представляющее, собой отсчет выходного напряжения интегратора 2 в момент С=К 7, где К=1,2,30 Напряжение, поступающее на выход ключа 4 в конце каждой посылки сигналаАТ, описывается выражениемц, (С)-ц, (,)-ц(,)+ц(,)где ц ( 7 ) - напряжение Флуктуацион 7 м бной помехи на выходеинтегратора 2 в моментотсчета;ц ( 7 ) - напряжение межсимволь 2 пи 0ной помехи на выходеинтегратора 2 в моментотсчета;- при передаче сигнала логической еди,) (10-15)(2)где 7, - квазипериод замираний сигнала в радиоканале.В:высокоскоростных системах передачидискретной информации,где длительность элементарной посылки в сотнираз меньше квазипериода замираний,составляющего 0,1-0,05, такое условие легко реализуемо.При выборе постоянной времени нагрузки пикового детектора 8 из условия (2) напряжение межсимвольныхпомех на его выходе будет усредняться, приближаясь к нулю, так как интервал их действия не превьппает(4-5) Т и будет тем ближе к нулю,чем больше , Напряжение на выходепикового детектора 8 не будет такжесодержать составляющих с частотойманипуляции Г = -- или ее гармоник,1Мтак как 7 гораздо больше.Уровень флуктуационных помех на1выходе пикового детектора 8 меньше,чем на входе в Праз, где П - по -лоса пропускания радиотракта приемника, за счет сужения ширины ихспектра. Таким образом, напряжениеЦ (С) на выходе пикового детектора 8При подаче на него входного сигналаБ (С) практически определяется тольЬхко амплитудой несущей принимаемогосигнала АТ, медленно меняющейся позакону замираний в радиоканале, т.е.0,( ):К, 11( ),где К - коэффициейт передачи пико 8вого детектора 8, практически равный единице.Напряжение 11 (С) с выхода пикового детектора 8 подается на делитель9 напряжения, с коэффициентом деления К,. определяемым выражением1Я 2 КДелитель 9 напряжения служит для фор.мирования оптимального пороговогонапряжения П (С), подаваемого на управляющие входы компараторов 3 и 14,определяемого выражением9 в2При подаче на управляющий входкомпаратора оптимального пороговогонапряжения, равного половине амплитуды сигнала, обеспечивается минимальная вероятность ошибочного срабатывания компаратора.На интервале одной посылки напряжение на выходе пикового детектора 8 практически не меняется и равноамплитуде несущей сигнала АТ на входедемодулятора. Это напряжение подается на квадратор 10, на выходе которого выделяется напряжение(С)и 0подаваемое ца информационный вход интегратора 11, В конце каждой посылкисигнала АТ на управляющие входы интегратора 11 и ключа 12 с второговхода синхронизатора 6 поступает тактовый импульс, который передним фронтом отпирает. ключ 12, а задним стирает напряжение на выходе интегратора11.При этомв концекаждой посылкина выходе ключа 12 выделяется напряжениео( .-1 .1подаваемое на управляющий вход блока13 вычитания, на информационный входкоторого с выхода ключа 4 в тот жемомент подается отсчет выходного напряжения интегратора 2, определяемыйвыражением (1) .При этом на выходе блока 13 вычитания выделяется сигнал ком. пенсации Б ( С) . Как видно из (1), напряжение Б (С), следовательно, и сигнал компенсации 1) (С) зависят от13того, какой полезный сигнал содержится в напряжении 11(С), поступающемна вход демодулятора.При передаче сигнала логическойединицы напряжения П(С) на выходеключа 4 в момент отсчета равноЦ (С) - 1)+1) ( о)+11 гмд ( с)п о Яю о 1а сигнал компенсации Б (С) представ 1 Зляет собой сумму отсчетов межсимвольной и флуктуационной помехи.11+(С) 1112 ( ) гмп(+"(г,).С выхода блока 13 вычитания этотсигнал компенсации подается на информационные входы ключа 17 и компаратора 14. Напряжение П" (С), как правило, существенно меньше амплитуды полезного сигнала П, так как практи -чески в любой реальной системе передачи дискретной информации отношениесигнала к помехе Ь удовлетворяетусловию и 1,В связи с этим порог компаратораО (С)14, равный -д - , не превьппаетсяИ)напряжением П (С) на выходе компаратора 14 появляется сигнал логического нуля, который запирает ключ 16,а навыходе инвертора 15 - сигналлогической единицы, который отпирает1243152 ВНИИПИ Заказ 3719/58 Тираж 624 Подписное Произв.-полцгр. нр-тие, г. Ужгород, ул. Проектная, 4 ключ 17, При отпирании ключа 17, сигнал компенсации тт (1), поступающий Яа его информационный вход проходит через него на управляющий вход блока 7 вычитания, на информационный вход которого в тот же момент подается напряжение тт (1).(1)4В блоке 7 вычитания происходит компенсация межсимвольной помехи и 10 на его выход поступает напряжение (11(1), определяемое выражением; где тт ( (,) - остаточное напряжение флуктуационной помехи, обусловленное 15 различием спектра флуктуационных по- . мех, поступающих на управляющий и информационный вход блока 13 вычитания,)2Напряжение тт (1) подается на ин 7формационный вход компаратора 3, Если условиетт (тт =т.т (1) (3) выполняется, на выходе демодулятора 25 появляется сигнал логической единицы.При передаче сигнала логического нуля напряжение на выходе ключа 4 не содержит составляющей сигнала АТ и в соответствии с (1) определяется выражениемтт, =т.т, -тз, :тз, ( ,)+При этом на выходе блока 13 вычитания сформируется напряжение п =тт"-ттт,Ю, ()+( ) т)2 л (117 м оокоторое подается на информационные входы компаратора 14 и ключа 17.Как уже указывалось, уровень сигнала существенно превьппает уровень помех, поэтому при подаче на информационный вход компаратора 14 напря(отжения тт (1) порог срабатывания ком(Ъпаратора 14 будет превышен, на выходе его сформируется сигнал логической единицы, который отпирает ключ 16, а на выходе инвертора 15 - сигнал логического нуля, который запирает ключ 17. При этом на управляющий вход блок 7 вычитания подаетсянапряжение Ц (1) такое же, как ина его информационный вход. Напряжение на выходе блока 7 вычитания,подаваемое на информационный входкомпаратора 3, при этом близко к ну.лю, условие (3) не выполняется, навыходе. демодулятора появляется сигнал логического нуля. Формула изобретения Когерентный демодулятор сигналов, содержащий объединенные по входу перемножитель, синхронизатор и пиковый детектор, первый выход синхронизатора через генератор опорной частоты соединен с другим входом пере- множителя, выход которого через последовательно соединенные первый интегратор первый ключ и первый блок вычитания соединен с первым входом первого компаратора, выход пикового детектора через последовательно соединенные квадратор, второй интегратор, второй ключ, второй блок вычитания, второй компаратор и инвертор соединен с первым входом третьего ключа выход пикового детектора через Делитель напряжения соединен с объединенными вторыми входами первого и второго компараторов, выход синхронизатора соединен с объединенными вторыми входами первого и второго итттеграторов,первого и второго ключей, выход первого ключа соединен с вторым входом второго блока вычитания, о т л и ч а ю щ и й с я тем, что, с целью повьппения помехоустойчивости от межсимвольных помехпри приеме сигналов амплитудной телеграфии, выход второго компаратора соединен с первым входом четвертого ключа, второй вход которого соединен с выходом первого ключа, а выходы третьего и четвертого ключей соединены с входом первого блока вычитания, выход второго блока вычитания соединен с вторым входом третьего ключа.