Устройство для сравнения двоичных чисел

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 19) (И) 7 04 51) 4 ОПИСАНИЕ ИЗОБРЕТЕНИ ЯЯ)д)ыа 21) 22) 46) 72) ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К А ВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССР Ф 485445, кл. С 06 Г 7/04, 1974.Авторское свидетельство СССР У 635485, кл. С 06 Г 7/04, 1976. (54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВОИЧНЫХ ЧИСЕЛ(57) Изобретение относится к вычислительной технике и может быть испол зовано при разработке технических средств автоматики и ЭВМ для сравнения двух чисел, синхронно поступаю щих в прямом последовательном двоичном коде. Цель изобретения - расширение области применения устройства эа счет воэможности сравнения чисел,поступающих как младшими, так и старшими разрядами вперед. С этой цельюв устройство введены два регистра,два триггера, элементы задержки,элементы ИЛИ, Режим поступления чисел (старшими/младшими разрядамивперед) задается сигналом на входевыбора режима. В любом случае в первом регистре по окончании передачичисла находятся значения самых старших (воэможно, знаковых) разрядовчисел, а во втором - значения знаковых разрядов, Логическая схема изэлементов И, ИЛИ, И-НЕ преобразуеткоды в сигнал нулевого уровня наодном иэ трех выходов устройстваЗО Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработкетехнических средств автоматики иЭВМ для сравнения двух чисел, синхронно поступающих в прямом последовательном двоичном коде.Цель изобретения - расширениеобласти применения устройства за счетвозможности сравнения чисел, поступающих старшими разрядами вперед.На чертеже приведена схема устройства.Устройство содержит регистры 1 и 2,элемент НЕРАВНОЗНАЧНОСТЬ 3, элементы И-НЕ 4 - 12, элементы ИЛИ 13 - 16,элемент И 17, триггеры 18 и 19, элементы 20 и 21 задержки, входы 22 и 23первого и второго сравниваемыхчисел, вход 24 синхронизации, вход25 начальной установки, вход 26 выборарежима, выходь 1 "Меньше" 27, "Равно"28 и "Больше" 29,Устройство работает следующим2 4образом,В исходное состояние устройствойриводится импульсом по входу начальной установки, при этом триггер18 устанавливается в единичное, атРиггер 19 - в нулевое состояния.Поскольку на входах 22 и 23 - логические нули, то в регистрыи 2записываются соответственно числа101 и 00. Если на входе 26 выборарежима логический нуль, это оэнача- З;ет, что числа поступают старшими разрядами вперед, а если единица - томладшими. В обоих случаях числа представлены в прямом последовательномдвоичном коде со знаком, расположенным в старшем разряде, причемкаждый разряд стробируется импульсомпо входу 24 синхронизации.Если на входе 26 выбора режима -логическая единица, то она через элемент ИЛИ 15 поступает на вход разрешения записи регистра 2, поэтому вэтот регистр записываются значенияпоследних поступивших разрядов,т.е. знаковых разрядов,Поскопьку триггер 19 установлен внулевоеостояние, то на выходеэлемента И-НЕ 11 - единица только тогда, когда единица и на выходеэлемента НЕРАВНОЗНАЧНОСТЬ 3. Логическая единица через элемент ИЛИ 16 поступает на вход разрешения записирегистра 1, поэтому в регистре 1 находится код 110, если в последнемиз неравных разрядов о с Ь, код 011,если а.)Ь, и .(01, если числа А и Вравны (ч 1 лсло А поступает по входу 22,число В - по входу 23)Если .ке на входе 26 выбора режима - лог:лческий нуль, то в регистр2 записываются первые, т.е, знаковые разряды, а затем задним Фронтомимпульса синхронизации триггер 18устанавливается в нулевое состояниеа за ним и триггер 19 устанавливается в единичное состояние), и навходе разрешения записи регистра 2имеется логический нуль. Нулевойсигнал с инверсного выхода триггера19 обеспечивает запись в регистр 1первых же несовпавших разрезов чисел А и В (в приведенном выше коде),а затем сигналом с выхода элементаНЕРАВНОЗНАЧНОСТЬ 3 через элементИЛИ 10 триггер 19 устанавливается внулевое состояние. Это состояниетриггера запрещает дальнейшую записьв регистр 1,Таким образом, при поступлениичисел как младшими, так и старшимиразрядами вперед, в регистре 2 находятся значения знаковых разрядов чисел а в регистре- код, соответствующий соотношению самых старших (возможна, знаковых, при их неравенстве) неравных разрядов, При этом . код 1 О соответствует случаю, когда в самом старшем из неравных разрядов с 4 ., код 011 - когда ьЬ 101 если несовпавших разрядов нет,Возможные случаи соотношения сравниваемых чисел указаны в таблице, Точка отделяет знаковый разряд, х - безразличное состояние разряда,1242933 Значения навыходах 27 - 29 Значения на выхоЗначения на выходах Соотношение чисел А и В Самые элементов старшиенеравныеразряды дах регистрови 2 7 8 19 14 101 101 00 101 11 110 00 011 00 110 11 0 1 0 Овхх0хх101 0 01.хх=1,хх 011 1 1, 1 01 0.0., 0,1,. 11 О 0 1 0 1 1 О 0,1 0.0 110 1 0 1 1.0,. 1.1 01 1.1 1.О О.х., 1.х .х О.х 1 О 011 11 0 1 12)01 110 01 1 1 1 10 011 10 0 1 1 О 1 1 О 011 знаковые,1) Несовпавших разрядов нет,2) Самые старшие несовпавшие разряды -Таким образом, устройство обеспечивает сравнение двух чисел в прямом последовательном двоичном коде,поступающих как старшими, так и младшими разрядами .вперед,формула изобретения 35 Устройство для сравнения двоичных . чисел, содержащее элемент неравнозначности, первый, второй, третий четвертый, пятый, шестой, седьмой и 40 восьмой элементы И-НЕ, первый и второй элементы ИЛИ и элемент И, причем вход первого сравниваемого числа устройства соединен с первыми входами элемента НЕРАВНОЗНАЧНОСТЬ и перво го элемента И-НЕ, вход второго сравниваемого числа устройства соединен с первым входом второго элемента И-НЕ и вторым входом элемента НЕРАВНОЗНАЧНОСТЬ, выход которого соединен 50 с первым входом первого элемента ИЛИ, выход элемента И соединен с пер. выми входами второго элемента ИЛИ и третьего элемента И-НЕ выход которого соединен с первым входом четвертого элемента И-НЕ, выход которого является выходом Меньше устройства и соединен с первым входом пятого элемента И-НЕ, выход которога является выходом "Большеустройства, второй и третий входы четвер"того элемента И-НЕ подключены соответственно к выходам шестого элемента И-НЕ и второго элемента ИЛИ,выход седьмого элемента И-НЕ соединен с первым входом восьмого элемента И-НЕ, о т л и ч а ю щ е е с ятем, что, с целью расширения областиего применения за счет возможностисравнения чисел, поступающих старшими разрядами вперед, в него введены первый и второй регистры, третийи четвертый элементы ИЛИ, первый ивторой триггеры и первый и второйэлементы задержки, причем выходыпервого элемента И-НЕ, элементаНЕРАВНОЗНАЧНОСТЬ и второго элементаИ-НЕ соединены соответственно с первым, вторым и третьим информационнымивходами первого регистра, выход первого разряда которого соединен с первым входом элемента И и первыми входами шестого и девятого элементовИ-НЕ, выход девятого элемента И-НЕявляется выходом Равно" устройстваи соединен с вторым входом пятогоэлемента И-НЕ, выходы второго итретьего разрядов первого регистра1 242933 Составитель В,Горохови Техред Н, Бонкало Корректор М.По Редактор Е 705/47 ВНИИПИ по 13035, Тираж 671 Государстве елам изобре осква, ЖЗаказ Подписноого комитета СССР.Производственно-полиграфическое предприятие, г,ужгород, ул, Проектная,соединены с вторыми входами соответственно элемента И и девятого элемента И-НЕ входы первого и второгосравниваемых чисел устройства соединены соответственно с первым и вторым информационными входами второгорегистра, выход первого разряда которого соединен с вторыми входами второго эпемента ИЛИ и шестого элементаИ-НЕ, выход второго разряда второгорегистра соединен с вторым входомтретьего элемента И-НЕ и с третьимвходом шестого элемента И-НЕ выходэлемента НЕРАВНОЗНАЧНОСТЬ соединенс первым входом седьмого элементаИ-НЕ, к второму входу которого подключен вход выбора режима устройства, который также соединен с первым входом третьего элемента ИЛИ, выход которого соединен с входом разрешения запиеи второго регистра вход начальной установки устройства соединен с первым входом четвертого элемента ИЛИ, Я-входом первого триггера и вторым входом первого элемента ИЛИ, выход которого соединен с 1-входом второго триггера, инверсный выход которого соединен с вторым входом восьмого элемента И-НЕ, выход 1 О которого соединен с вторым входомчетвертого элемента ИЛИ,выход которого соединен с входом разрешения зависи первого регистра, вход синхронизации устройства соединен г. входа ми синхронизадии первого и второгорегистров и с Р -входом первого триггера прямой и инверсный выходы которого соединены соответственно через первый элемент задержки с вто рым входом третьего элемента ИЛИ,а через второй элемент задержки с ь-входом второго триггера.