Импульсный частотно-фазовый детектор

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 09) 01) И 4 НОЗ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОБРЕТЕН ИДЕТЕЛЬСТВ св. ф Бюл, 91в и А.В.К(57) Изобрететехнике и явля ния - уве Сигнал час Р-триггера и на блок частоты Р В.-вход ДТ /печивают в длительнос да Р,)Р,о- Р ДТ 1 уск состояние,21710 А Я КФц-,у /ч1124424. Цель изобрете-:; ичение быстродействия, оты Г, поступает на С.вход (ДТ) 1 на Р.-вход ДТ 2. адержки (БЗ) 5, Сигнал поступает на С-вход ДТ 2, и на БЗ 6. БЗ 5 и 6 обеслемя задержки, равное и входного импульса. КогФронтом импульса частоты танавливается в единичное ДТ 3 устана ется в, ничный уровень с его выхода через единичное состояние инвертированчымимпульсом частоты Г с БЗ 5, поступающим на его С-вход, и самоблокируется. С выхода ДТ 1 импульсы длительностью, пропорциональной разности фаэ импульсов частот Г и Рчерез элемент ИЛИ 7 поступают на интегратор 9, на В-вход ДТ 3 и наК-вход ДТ 4. Выходное напряжение интегратора 9 нарастает со скоростью,определяемой его постоянной времени,Когда ДТ 3 находится в единичномсостоянии, напряжение с его инверсного выхода через элемент И-НЕ 1 Опоступает на управляющий вход интегратора 9, В результате полоса пропускания интегратора 9 увеличивается и его выходное напряжение нарас 1Изобретение относится к радиотехнике, может использоваться в быстродействующих схемах фаэовой автоподстройки частоты с малым уровнем частот, кратных частоте сравнения в выходнрм сигнале, и является усовершенствованием изобретения по авт. св. СССР У 1124424.Цель изобретения - увеличение быстродействия.На фиг. 1 приведена структурная электрическая схема предложенногочимпульсного частотно-фазового детектора; на фиг. 2 - диаграммы, поясняющие его работу.Импульсный частотно-фазовый детектор Содержит первый, второй, третий и четвертый Р-триггеры 1 - 4, первый и второй блоки 5 и 6 задержки, первый и второй элементы ИЛИ 7 и 8, интегратор 9, элемент И-НЕ 10.Импульсный частотно-фазовый детектор работает следующим образом.С источника 11 входного сигнала поступает, например, частота Р; (фиг. 2 а), а с источника 12 - частота Р, (фиг, 28).В исходном состоянии на выходах 0"триггеров 1 - 4 и выходах элементов ИЛИ 7 и 8 присутствует напряжение логического "О". Пусть частота Р,Г. Когда разность фаз междул Р, и Р, станет больше Р.= = 2%,5 О 5 20 25 30 тает с большей скоростью, В момент,когда опережают по фазе импульсычастоты Р , первый же импульс частоты Р поступая с ДТ 2 на К-вход ДТ 3, устанавливает: его в нулевое состояние. Импульсы, длительностькоторых определяется разностью фазимпульсов частот Р, и Г , с ДТ 2через элемент ИЛИ 8 поступают на интегратор 9, разряжая его, и на 0-вход ДТ 4. При поступлении на С-вход ДТ 4 импульса частоты Р с БЗ 6, едиэлемент И-НЕ 10 поступает на управляющий вход интегратора 9, уменьшая его постоянную времени. В результате скорость изменения напряжения становится больше. 1 з.п. ф-лы, 2 ил. 1где- аремя задержки в блоке 5 задержки, например, при произвольном использовании в качестве блока задержки элемента И-НЕ 10ло где ь, - длительность входного импульса; Т, - период следования импульсов опорной частоты, то фронтом импульса частоты Р, Р-триггер 1 переключается в единичное состояние (фиг. 2 ь) в момент времени й, а в момент йэ фронтом инвертированного импульса частоты Г, блока 5 в единичное состояние переключается В-триггер.3 (фиг. 2 т),который само- блокируется в этом состоянии, поскольку напряжение логического "Оф с инверсного выхода Р-триггера 3 запрещает прохождение импульсов частоты Г, на синхровход 0-триггера 3. Таким образом, в интервале времени С, - С, и й - С на выходе 0-триггера 1 (фиг. 2 е) имеются импульсы с длительностью, пропорциональной разности фаз входных частот Р, и Рв результате на выходе интегратора 9 в интервалепроисходит нарастание выходного напряжения со скоростью, определяемой постоянной времени интегратора 9 в этом интервале времени (фиг. 2 у).В интервале ,й - й на выходе элемента ИЛИ 7 логический "О" - ин.тегратор 9 находится в режиме хранения.выходе элемента И-НЕ 10 также появляется напряжение логической "1", под воздействием которой постоянная времени интегратора 9 уменьшается, а скорость изменения напряжения становится больше, чем на интервалах 6 7 и 8 ЯТаким образом, за счет самоблокировки 0-триггеров 3 или 4, в зависимости от знака частотной расстройки, в импульсном частотно-фазовом детекторе отсутствуют паузы при разности фаз 6 у с( - 23 Г) в частотном режиме и за счет коммутации постоян-. ной времени интегратора 9 получают более высокую скорость нарастания выходного напряжения, что позволяет сократить время достижения режима синхронизации, т.е. увеличить быстродействие. формула изобретения 1, Импульсный частотно-фазовый детектор поавт. св. У 1124424, о тл и ч а ю щ и й с я тем, что, с целью увеличения быстродействия, введен элемент И-НЕ, первый вход которого соединен с инверсным выходом третьего Р-триггера, а второй вход соединен с инверсным выходом четвертого Р-триггера, выход элемента И-НЕ подключен к управляющему входу интегратора, инверсный выход третьего Р-триггера подключен к второму входу первого блока задержки, а инверсный выход четвертого Р-триггера подключен к второму входу второго блока задержки, прямой выход перво го Р-триггера соединен, с Й-входом четвертого Р-триггера, а прямой выход второго Р-триггерасоединен с К-входом третьего Р-триггера.2. Детектор по п, 1, о т л ич а ю щ и й с я тем, что каждый блок задержки выполнен на элементе И-НЕ. 3 1221730В момент 1 0-триггер 1 переключается в единичное состояние (фиг,26), на выходе элемента ИЛИ 7 также появляется уровень логической "1", при этом напряжение на выходе интегратора 9 начинает нарастать с той же ско, ростью, что и в интервале й. - й. В момент йразность фаз между импульсами частот Г, и Г становится больше ь и фронтом инвертированного 10 импульса частоты Р, блока 5 О-триггер 3 переключается в единичное состояние (фнг. 2 а). Одновременно на выходе элемента И-НЕ 1 О также появляется уровень логической "1", под воздействием которого полоса пропускания интегратора 9 увеличивается и напряжение на выходе интегратора 9 нарастает с большей скоростью. В момент времени 1 начинают опережать по фазе импульсы частоты Г, . Таким образом, первый же опережающий импульс частоты Р сбрасывает по К-входу Р-триггер 3 в нулевое состояние в момент й (фиг.2 г).Таким образом Р-триггер 2 переключается в единичное состояние (фиг. 2 е), а интегратор 9 начинает разряжаться с той же скоростью, что и в интервалый - С и йоз ф 30 поскольку в момент Сц на выходе элемента И-НЕ 1 О логический "О" и полоса пропускания интегратора 9 меньше. В момент Сфронтом импульса частоты Г 0-триггер 2 сбрасывается в нулевое состояние, В интервале5 С - режим хранения напряжения на интеграторе 9. В момент времени й8 0-триггер 2 снова переключается в единичное состояние, а в момент й единичное состояние с входа 0-триг гера 4 переписывается на его выход фронтом инвентированного импульса частоты Р, (фиг. 2), поскольку разность фаз между импульсами частот Рл.и Р стала больше. При этом на 451221710 Составитель И. Гра билниПовхан Техред О.Сопко Корректор А.Зимокосов едак Тираж 816 Подписное НИИПИ Государственного комитетаелам изобретений и открыти .осква, Ж, Раушская наб. каз 1618/57 по д 3035, И