Регистр сдвига

(504 С 11 С ИСАНИ БРЕТ Щ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Киевское производственное объе динение Киевтрактородеталь" (72) А.В.Бойков(56) Авторское свидетельство СССР В 677012, кл, С 11 С 29/28, 1978.Ауэн Л.Ф. Цифровые и переключающие устройства на тиристорах. М.: Энергия, 1974, с.78.(57) Изобретение относится к областиавтоматики и вычислительной техники,и позволяет упростить регистр сдвигапутем сокращения числа тактовых входов с четырех до двух. Один разрядрегистра сдвига составляют две ячейки памяти, каждая из которых состоитиз тиристора, двух транзисторов ипяти резисторов. Сокращение числатактовых шин по сравнению с прототипом стало возможньпч благодаря введению в состав ячейки двух транзисторов и двух резисторов. 2 ил.В момент й на вход 12 регистра сдвига подают логический ноль (Фиг.2 г). Это приводит к запиранию транзистора 4 первой ячейки памяти, что снимает шунтирующее действие с управляющего перехода тиристора 2 этой ячейки. При появлении управляющего сигнала на шине 10 в момент й (фиг.2 а) через управляющий переход этого тиристора 2 проходит ток управления и он открывается. Открытый тиристор 2 и насьпценный транзистоо 3 обеспечивают появление на 50 55 Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в устройствах сор"тировки деталей по группам.Цель изобретения - упрощение 5регистра сдвига путем сокращениячисла тактовых входов с четырех додвух.На фиг. 1 представлена схемарегистра сдвига; на фиг. 2 - времен Оная диаграмма его работы.Регистр сдвига содержит ячейки 1памяти, каждая из которых состоитиз тиристора 2, первого 3 и второго4 транзисторов и пяти резисторов 155-9, первый 10 и второй 11 тактовыевходы регистра сдвига, вход 12, управляющий вход 13 и выход 14 регистрасдвига.Один разряд регистра составляют 20нечетная и четная ячейки памяти.Регистр сдвига работает следующимобразом,В исходном состоянии при подачепитания тиристоры 2 находятся в закрытом состоянии. На вторых резисторах 6 - высокий потенциал (логическая единица), что обеспечивает режимнасыщения вторых транзисторов 4. Навход 12 подана логическая единица, ЗОчто обеспечивает режим насыщениятранзистора 4 первой ячейки памяти.Насьпценное состояние транзисторов 4оказывает шунтирукицее действие науправляющие переходы транзисторов 2,На тактовые входы 10 и 11 подаютсяуправляющие сигналы (фиг.2 а,б),:Длительность управляющих сигналовдолжна превышать время переходныхпроцессов в тиристорах. Диаграмма 40работы регистра сдвига приведенабеэ учета переходных процессов вполупроводниках. На управляющийвход 13 регистра сдвига подаетсяинверсный сигнал сшины 10 (фиг.2 а,в), 45 резисторе 6 первой ячейки логического ноля (фиг:2 д), который действует на базу транзистора 4 второй ячейки, что приводит к его запиранию и снятию шунтирукнцего действия с управляющего перехода тиристора 2. Этим подготавливается вторая ячейка к записи информации.В момент С при появлении управляющего сигнала на шине 11 (фиг,2 б) открывается тиристор 2 второй ячейки. Через открытый тиристор 2 и насьпценный транзистор 3 на резисторе6 этой ячейки появляется логическийноль (фиг.2 е), который прилагается к базам транзисторов 3 и 4 соответственно предыдущей первой ячейки и последующей третьей ячейки, что приводит к их запиранию, При этом тиристор 2 первой ячейки переходит в закрытое состояние, а на резисторе 6 нагрузки появляется логическая единица (фиг.2 д), т.е. происходит стирание информации в предыдущей ячейке. Зпертое состояние транзистора 4 третьей ячейки снимает шунтирующее действие с управляющего перехода тиристора 2 этой ячейки, что подготавливает третью ячейку к записи информации. Таким образом, при запи" си информации в очередную ячейку последняя стирает информацию в предыдущей и подготавливает цепь управления тиристора последующей ячейки для записи информации,В момент с при появлении управляющего сигнала на шине 11 (фиг.2 б) открывается тиристор 2 последней ячейки; на резисторе 6 появляется логический ноль (фиг.2 и), что приводит к эапиранию транзистора 3 и закрыванию тиристора 2 предыдущей ячейки. На резисторе 6 появляется логическая единица (фиг.2 ж), при этом транзистор 4 последней ячейки переходит в режим насыщения, шунтируя управляющий переход тиристора 2.В момент с на управляющем входе 13 регистра сдвига появляется логический ноль (фиг.2 в), что приводит к запиранию транзистора 3 и выключению тиристора 2 последней ячейки; на резисторе 6 появляется логическая единица (фиг2 и), т,е. происходит стирание информации в последней, четвертой, ячейке.Предлагаемый регистр сдвига можно испольэовать как кольцевой счетчик. Для этого необходимо вход 12 соединить с выходом 14 последней ячейки, управляющий вход 13 - с коллектором транзистора 3 первой ячейки, а управляющий электрол, например, тиристора 2 первой ячейки через последовательную КС-цепочку - с шиной Е источника питания. Тогда в момент включения питания основной ток заряда конденсатора проходит через управляющий переход тиристора 2, так как сопротивление резистора 5 намного больше сопротивления управляющего перехода тиристора 2, и транзистор 4 не может зашунтировать ток заряда конденсатора, тиристор 2 открывается, т.е. в ячейке записывается информация. При поочередной подаче управляющих сигналов на шины 10 и 11 информация перемещается по кольцу.В предлагаемом регистре сдвига возможно сохранение произвольного кода. Для этого необходимо управляющий вход 13 регистра сдвига соединить с шиной нулевого потенциала, т.е. подать логический ноль. Тогда записанный код, дойдя до последней ячейки, сохраняется в регистре сдвига даже при подаче управляющих сигналов на шины 10 и 11.Формула изобретенияРегистр сдвига, содержащий ячейки памяти, каждая из которых состоит из тиристора и трех резисторов, причем первые выводы первого и второго резисторов соединены соответственно суправляющим электродом тиристора ишиной питания, о т л и ч а ю щ и йс я тем, что, с целью упрощения 5 регистра сдвига, каждая ячейка памятисодержит первый и второй транзисторыи четвертый и пятый резисторы, причемв каждой ячейке памяти катод тиристора соединен с шиной нулевого потенци ала, а анод - с эмиттером первоготранзистора, коллектор которого соединен с вторым выводом второго резистора, а база - с первым выводом третьего резистора, второй вывод кото рого соединен с коллектором первоготранзистора последующей ячейки памяти кроме последней, эмиттер второготранзистора соединен с катодом тиристора, база - с первым выводом четвер того резистора, второй вывод которогосоединен с коллектором первого тран-.зистора предыдущей ячейки памятикроме первой, а коллектор второготранзистора соединен с вторым выво дом первого резистора и первым выводом пятого резистора, вторые выводы пятых резисторов нечетных ячеекпамяти являются первым, а четныхячеек памяти - вторым тактовыми 30 входами регистра сдвига соответственно, вторые выводы четвертого резисто"ра первой ячейки памяти и третьегорезистора последней ячейки памятиявляются соответственно информационным и управляющим входами регистра,сдвига, а коллектор первого транзистора последней ячейки памяти - выходом регистра сдвига.1221681 Вао ЯРУ Составитель А.ДерюгинРедактор А.Огар Техред,В.Кадар ректор Л. Пилипенк Заказ 1616/56ВНИИПИ по д 113035, л ППП "Патент", г. Ужгород, ул.Проектная,4 д Вых ЯИ Ваи. ЯпЗ ОВих ЯПЧ Тираж 543Государственного келам изобретений иМосква, Ж, Раув Подписмитета СССРткрытийкая наб., д