Регистратор

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕ СИИ ХРЕСПУБЛИН 191 И О 0 9/2 ВСЕС 01 ОЗЯ ПИСАНИЕ ИЗОБРЕТЕН ТЕЛЬСТВ АВТОРСКОМУ овь 3,за- елег.я, ПК 20532 ег 1 ег, ВКеп ится жет б ующих к изметь ис- прибоример гистраОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(.71) Всесоюзный научно-исслетельский, проектно-конструкти технологический институт си полупроводниковых устройст(56) Калоянов С, Устройствопис на бързи процессы. Радиовизия, электроника. 1982, Вс. 21. Промышленный катал УДК 621.317.757, Япони ТгапзепС Т 1 ше Сопч РепзМ С, 1,СЙ. с. 18(54) РЕГИСТРАТОР(57) Изобретение отно рительной технике и мо нользовано в регистрир рах непрерывной записи осциллограФах с памятьторах аварииных процессов и т.д,.Цель изобретения - повышение точности регистрации, снижение требований к точности циФроаналоговогопреобразователя (ЦАП) и упрощениеего конструкции. Регистратор содержит ЦАП 1, компаратор 2, клеммыэлементы 4-7 памяти, счетчик 8 адреса, Формирователь 9 импульсов, регистр 1 О сдвига, генератор 11 тактовых импульсов, резисторы 2-15,клемму 16 управления, источники 7и 18 единичного и нулевого сигналов соответственно, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 19-21. В регистраторе заложена логика метода поразрядногоуравновешивания. Погрешность весакаждого разряда учитывается выбором веса последующих младших разрядов, при этом вес последнего мявшего разряда может быть сколь угодно малым и определяется требованиямик разрешающей способности регистратора. 1 ил.Изобретение относится к измерительной технике и может быть использовано в регистрирующих приборах непрерывной записи, например осциллографах с памятью, регистраторах аварийных процессов и т.д.Цель изобретения - одновременное повышение точности регистрации, снижение требований к точности цифроаналогового преобразователя и упрощение.На чертеже изображен предлагаемый регистратор.Регистратор содержит цифроаналоговый преобразователь ЦАП) 1, компаратор 2, адин вход которого соединен с входной клеммой 3, а второй вход комаратора 2 - с выходом ЦАП 1, элементы 4-7 памяти, счетчик 8 адреса, выходы которого соединены с адресными входами элемен.тов 4-7 памяти, формирователь 9 импульсов, регистр 10 сдвига, выход 1 юрмирователя 9 импульсов соединен с входом разрешения счетчика 8 адреса и входом установки в единицу регистра 10 сдвига, генератор 11 тактовых импульсов, выход которого соединен с тактовыми входами формирователя 9 импульсов, счетчика 8 адреса и регистра 10 сдвига, вход старшего разряда ЦАП 1 подключен к выходу соответствующего элемента 4 памяти, резисторы 12-15, входную клемму 16 управления, соединенную с входом установки в ноль регист ра 10 сдвига, источник 17 единичного сигнала и источник 18 нулевого сигнала, элементы ИСКЛИЧАИЩЕЕ ИЛИ 19- 21,Входы элементов 4-7 памяти соединены вместе и подключены к выходу комнаратора 2, первый выход регистра 10 сдвига подключен к входу "Запись-чтение" элемента 4 памяти старшего разряда, остальные выходы регистра 10 сдвига подключены к соответствуюпрпч входам "Запись-чте,ние" .элементов 5-7 памяти младших разрядов, выходы элементов 5-7 памяти через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 9- 2. подключены к соответствующим разрядам ЦАП 1, оставшийся вход каждого элемента ИСКЛИЧАЯЩЕЕ ИЛИ 19-21 соединен с входом "Запись-чтение" элементов 6, 5 и 4 памяти предыдущего старшего разряда соответствен но, выходы элементов 4-7 памяти через резисторы 12-15 соединены с источником 7 единичного сигнала,-вход регистра О сдвига соединен систочником 18 нулевого сигнала,5 вькод ЦАП 1 подключен к выходнойклемме 19,Предлагаемый регистратор работает следующим образом,В режиме записи на входную клемО му 3 подается регистрируемый сигнал, а на клемму управления-сигнал Лог, 0".Формирователь 9 импульсов сигналом "1" устанавливает выходы5 регистра сдвига в "1" и открываетвход разрешения счетчика 8 .адреса.При этом сигнал генератора тактовых импульсов 11 устанавливает навыходе счетчика 8 адреса код ад 20 реса, котОрый поступает на.адресные входы элементов 4-7 памяти.Сигнал "1" с выходов регистра 10сдвига поступает на вход "Записьчтение элементов 4-7 памяти, пе 25 реводит нх в режим Запись", На выходах зажимах элементов памяти устанавливается "1" через резисторы 12-15 источником 17 единичногосигнала. На вход ЦАП 1 поступаеткод 000, его выходное напряжениесравнивается с входным аналоговымсигналом компаратором 2, результатсравнения подается на элементы 4-7пшяти и запоминается в них, По35окончании сигнала "1" на выходеформирователя 9 импульсов, регистр 10 сдвига разблокируется и сприходом очередного сигнала генера-.тора 11 тактовых импульсов на первом выходе регистра 1 О сдвига появляется "О", подаваемый на еговход источником 18 нулевогосигнала,Сигнал "0" с первого выхода регистра 10 сдвига переводит элемент 4 памяти в режим "Чтение" и на его выходе появляется результат сравнения веса старшего разряда ЦАП 1 с величиной аналогового сигнала на клемме 3. Далее ИСКЛЮЧАЮЩЕЕ ИЛИ 19 переводится сигналом "О" в режимповторителя и 1 с выхода элемента 5 памяти поступает на вход ЦАП 1 . Выходное напряжение ЦАП вновь сравнивается с ан ало говым сигналом компаратором 2 , результат сравнения с его выхода подается на элементы 4-7 памятиэлемен т 4 и а мяти переведен в режим "Чтение" и не воспринимает входной сигнал) . Очередной сигнал генератора 11 тактовых импульсов записывает "0" на второй выход регистра 10 сдвига, при этом элемент 5 памяти переводится -в режим "чтение", а ИСКЛЮЧАЮ ЩЕЕ ИЛИ 20 в "Повторитель". Результат сравнения двух старших разрядов ЦАПсохраняется в элементах 4 и 5 .памяти, "1" с выхода элемента 6 памяти через ИСКЛЮЧАЮЩЕЕ ИЛИ 20 поступает на вход третьего разряда ЦАП 1, а на первый и второй разряды подают содержимое элементов 4 и 5 памяти.Выходной сигнал на выходе ЦАП сравнивается с аналоговым сигналом компаратором 3, результат сравнения запоминается в элементе 6 памяти, Последующие разряды ЦАП последовательно сравниваются с аналоговым сигналом, а результаты за-. носятся в элементы памяти младших разрядов. После того, каквсе выходы регистра 1 О сдвига установлены в "0", преобразование завершено. В элементах 4-7 памяти хранится,код числа, уравновешивающего весами разрядов ЦАПвходной аналоговый сигнал е Новый цикл преобразования наступает после подачи очередного сигнала "1" формирователем 9 импульсовна вход разрешения счетчика 8 адресов; который увеличивает код адреса на единицу, В процессе записипроисходит циклическое изменениесодержимого счетчика адреса 8 от Одо переполнения, при этом также цик-.лически сменяется информация в ячейках элементов 4-7 памяти. Прекращение регистрации сигнала и его воспроизведение происходит после поде"чи "1" на клемму 16 управления, приэтом выходы регистра 10 сдвига блокируются в состоянии "О",Сигналы "0" с выходов регистрапереводят элементы 4-7 памяти в режим "Чтение", а элементы ИСКЛЮЧАЙЩЕЕ ИЛИ 19-21 в режим "Повторителя".Сигналы формирователя 9 импульсови генератора 11 тактовых импульсовпоочередно в том же порядке, что ипри записи, производят сиену кодовадреса на выходе счетчика 8 адресав результате чего на выходах элементов 4-7 памяти поочередно устанав.216652 4 30 35 40 45 дом формирователя импульсов, гене 50 55 5 О 5 20 25 ливаются коды аналоговых сигналов,хранимые в элементах 4-7 памяти.ЦАПпо кодам с выходов элементов 4-7 памяти формирует значенияаналоговой величины, воспроизводязаписанную аналоговую величину вовремени. Поскольку ЦАП 1 участвуетв аналого-цифровом, а потом он жеи в.цифроаналоговом преобразовании, то, в общем случае, конкретнаявеличина веса каждого разряда неимеет существенного значения, атолько важно ее постоянство в течение времени между записью и воспро- .изведением. Однако поскольку в предлагаемом регистраторе заложена логика метода поразрядного уравновешивания, то необходимым условиемнормальной работы является требование, чтобы вес каждого разряда былне больше, чем сумма веса последующих за ним младших разрядов с учетомвозможных разбросов веса старшегои младших разрядов. Таким образом, погрешность веса кажд.го разряда учитывается выбором веса последующих младших разрядов, при этом вес последнего младше го разряда может быть сколь угодно малым, и определяется требованиями к разрешающей способности регистр ратора. Формула изобретения Регистратор, содержащий компара тор, первый вход которого соединен с входной клеммой, а второй - с выходом цифроаналогового преобразователя, элементы памяти, адресные входы которых соединены с выходами счетчика адреса, вход "Разрешение" которого соединен с входом установки в "1" регистра сдвига и с выхоратор тактовых импульсов, соединенный с тактовыми входами счетчика адреса и регистра сдвига, входная,клемма управления соединена с вхо дом установки в "0" регистра сдвига,резисторы, источник единичногосигнала, источник нулевого сигнала,о т л и ч а ю щ и й с я тем, что,с целью повышения точности регистрации, в него введены элементы ИСКЛЯЧАЮЩЕЕ ИЛИ, причем входы элементовпамяти соединены вмест и подключены к выходу компаратора, второй1216652 Составитель Н. ЛаньковРедактор И. Дербак Техред А,Бабинец Корректор И, Эрдейи Заказ 994/52 Тираж 706 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и.открытий113035, Иосква, Ж, Раушская набд,.4/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 вход которого соединен с выходнойклеммой, выходы регистра сдвигаподключены к входам "Запись-чтение"элементов памяти и, кроме младшегоразряда, к первьщ входам элементовИСКЛИЧАПСЕ ИЛИ, выход элемента памяти старшего разряда соединен иа прямую с первым входом цифроаналогового преобразователя, а выходы остальных элементов памяти через вторые входы элементов ИСКЛИЧАИЦЕЕ ИЛИ З соединены с остальными входами циФроаналогового преобразователя.