Аналого-цифровое множительное устройство

СОЮЗ СОВЕТСКИХсайцмпюепжижРЕСПУБЛИК 15 Р 4 С 06 С 7/16 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРпО делАм изОБРетений и ОтнРытий(71 Львовский ордена Ленина политехнический институт им. Ленинского комсомола(54) АНАЛОГО-ЦИФРОВОЕ МНОЖИТЕЛЬНОЕ УСТРОЙСТВО57) Изобретение относится к аналоговой вычислительной технике и мо жет быть использовано в системах и устройствах автоматики, в частности в устройствах измерения энергии импульсных сигналов. Цель изобретения.801215122 А щФ расширение частотного диапазона перемножаемых сигналов. Множительное устройство содержит аналого-цифровой ( АЦП) и цифро-.аналоговый (ЦАП) преобразователи, умножающий цифро-аналоговый преобразователь (ЦАП), аналоговый перемножитель (АП), сумматор, блок формирования остатка, блок вычитания, ключ, масштабный усилитель, первый и второй входы и выход устройства, Поставленная цель достигнута эа счет введения блока вычитания, ключа, масштабного усилителя и блока формирования остатка, выполненного в виде первого и второго инверторов, р дополнительного ключа, подключенного к усилителю, и масштабных резисторов. Резистор выполняет функции резистора обратной связи усилителя. Показанные связи между перечисленными блоками позволили исключить раз- с: рывы в основных промежуточных преобразуемых сигналах, что и позволило расширить частотный диапазон леремножаемых сигналов. 2 ил.Аналого-цифровое множительноеустройство работает следующим образом.Первый сомножитель Х (фиг.2 а)с входа 10 устройства поступает навход АЦПс малой разрядностью,осуществляющего квантование Хпоуровню с представлением результат,в двоичном коде н(1),50 Изобретение относится к аналоговой вычислительной технике и можетбыть использовано в системах и устройствах автоматики, в частности вустройствах измерения энергии импульсных сигналов.Цель изобретения - расширениечастотного диапазона перемножаемыхсигналов.На фиг. 1 приведена структурнаясхема аналого-циФрового множительного устройства; на фиг. 2 - диаграммы,поясняющие его работу.Множительное устройство содержитаналого-цифровой (АЦП) и цифроаналоговый ( ЦАП) преобразователи 1 и .2,умножающий цифроаналоговый преобразователь (ЦАП) 3, аналоговый перемножитель ( АП) 4, сумматор 5, блок 6формирования остатка, блок 7 вычи 20тания, ключ 8, масштабный усилитель9, первый 1 О и второй 11 входы и выход 12 устройства, Вход АЦП 1 является входом 10 устройства, выходы25АЦП 1 подключены к цифровым входам2 и 3, аналоговый вход последнего,являющийся одновременно входом 11устройства, соединен с одним из входов АП 4, а выход подключен к первому входу сумматора 5, второй входкоторого соединен с выходом АП 4,выход сумматора 5 является выходом12 устройства, Входы блока 6 Формирования остатка подключены соответственно к входу 1 О устройства и к выходу ЦАП 2,Блок б формирования остатка содержит первый и второй инверторы 13и 1.4, дополнительный ключ 15, подключенный к входу суммирующего опе" 40рационного усилителя ( ОУ) 16 уст-ройства, первый 17, второй 18, третий 19 и четвертый 20 масштабныерезисторы, Резистор 21 выполняетфункции резистора обратной связи ОУ 4516. где К- масштабный коэффициентпреобразования АЦП 1;Ьф) - абсолютная погрешностьквантования,Поступая далее на цифровой входЦАП 3, код и(С) умножается на второйсомножительУЙ), который, в своюочередь, поступает на аналоговыйвход ЦАП 3 .с входа 11 устройства.Выходной сигнал 1 ВП 3= сопят представлена на Фиг. 26.Одновременно кодовый сигнал кД)поступает на цифровой вход ЦАП 2,выполненного с удвоенным весоммладшего разряда. Соотношение весовразрядов такого ЦАП: 2-2-4-8 в , Врезультате дискретная часть 1(сприобретает Форму, показанную наФиг. 2 В.С выхода ЦАП 2 сигнал Хс 1(т-) поступает на инвертор 14 блока 6 Формиро -вания остатка на инвертор 13 которого подается сомножитель ХЩ с входа 1 О устройства, а на управляющийвход ключа 15 - код Но младшего разряда АЦП 1. Инверторы 13 и 14 и масштабные резисторы 17-20 осуществляютвйчитание сигналов Х(т.) и Х(Ц с соответствующими масштабными коэффициентами и знаками.Форма сигнала остатка Хо на выходе ОУ 16. представлена на фиг. 2.Сигнал остатка ХОП ) далее поступает на первый вход АП 4, в которомпроизводится его умножение на второйсомножитель У И) с соответствующиммасштабным коэффициентом,форма сигнала Е И) на выходе АП 4при У(И = сопя показана на Фиг.2;С выхода АП 4 Ео(И) поступает наодин из входов сумматора 5.Одновременно Е И) подается навход вычитания блока 7 вычитания,на вход уменьшаемого которого поступает сигнал с вьжода масштабногоусилителя 9.Поскольку на управляющем входеключа 8 действует код Ио младшегоразряда АЦП 1, сигнал с выхода блокавычитания проходит через ключ 8 только при НО=1.ф Поэтому на выходепоследнего имеем форму сигнала Е Й)ипри УО)= сопят, показанную наФиг, 2 Р,1215122 При выборе соответствующих коэффициентов сумирования сумматора 5 результат перемножения на его выходе составит 2= К и Х(С) У, ( 5) соответствующий произведению входных сомножителей. форма г".Ф)и его составляющих при У(1)= сопят показаны на Фиг. 2 к.В частном случае тот же окончательный результат, соответствующий временным диаграммам, показанным на фиг.2 к, достигается в несколько упрощенном варианте устройства при коэффициенте передачи масштабного усилителя 9, равном нулю, и без удвоения веса младшего разряда ЦАП 2, В этом случае необходимость в масштабном усилителе 9 отпадает, а блок вычитания 7 заменяется инвертором без изменения состава остальных элементов и связей между ними (фиг.) . Формула изобретения Аналого-цифровое множительное устройство, содержащее аналого-цифровой преобразователь, цифроаналоговый преобразователь, умножаюпбй.цифроаналоговый преобразователь, аналоговый перемножитель, суммирующий операционный усилитель, между выходом и входом которого включен масштабный резистор обратной связи, и сумматор, выход которого является выходом устройства, а первый и второй входы соединены соответственно с выходом умножающего цифроаналогового преобразователя и с выходом аналогового перемножителя, подсоединенного одним входом к одному из информационных входов устройства и к аналоговому входу умножающего циф-. роаналогового преобразователя, адругим входом - к выходу суммирующего операционного усилителя, цифровой вход умножающего цифроаналогово го преобразователя подключен к входуцифроаналогового преобразователя и квыходу аналого-циФрового преобразователя, вход которого является другиминформационным входом устройства, о тл и ч а ю щ е е с я тем, что, сцелью расширения частотного диапазона перемножаемых сигналов, оносодержит блок вычитания, первыйключ, масштабный усилитель и блок 15 формирования остатка, выполненныйв виде второго ключа, первого, второго, третьего и четвертого масштабных резисторов и первого и второгоинверторов, входы которых подключе ны соответственно к входу аналогоцифрового преобразователя и к выходу цифроаналогового преобразователявыполненного с удвоенным весоммладшего разряда, выход первого и 25 вход второго инверторов подключенычерез первый и второй масштабные ре.зисторы к входу суммирующего операционного усилителя, а вход первого и выход второго инверторов под- ЗО ключены к входу операционного усилителя через третий и четвертый мас"штабные резисторы и второй ключ,вход уменьшаемого блока вычитанияподсоединен через масштабный усилитель к аналоговому входу умножающегоцифроаналогового преобразователя,а вход вычитаемого и выход блокавычитания подсоединены соответственно к выходу аналогового перемножи теля и через первый ключ .к третьемувходу сумматора, управляющие входыключей объединены и подключены квыходу младшего разряда аналогоцифрового преобразователя.