Устройство поддиапазонного аналого-цифрового преобразования

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 91 (11 А 03 М 1/ Е ИЗОБРЕТЕНИЯ ПИСАН ВТОРСКОМ ЕПЬСТВУ пытн "Сою 1, отлчто вычисли Устройство я чающеес тель выполнен каплиамяти,аторе,блоках объединвающем суммпервые входыявляются певторые вход дв орыт те дами вычи памяти об выми едине- вычисло вход ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(56) Авторское свидетельство СССР748863, кл. Н 03 К 13/02, 1977.Авторское свидетельство СССР Р 809543, кл. Н 03 К 13/02, 1977. (54)(57)1. УСТРОЙСТВО ПОДДИАПАЗОННО - ГО АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ, содержащее первый аналого-цифровой преобразователь, вход которого является входной шиной, усилитель-вычитатель, первый вход которого соединен с выходом первого цифроаналогового преобраэователя, а выход - с входом второго аналого-цифрового преобразователя, выходы которого, кроме первого, подключены к первым входам сумматора результатов измерения, вторые входы которого соединены с выходами блока памяти, коммутатор, выходы которого соединены с входами первого цифроаналогового преобразователя и с первыми входами бпока памяти соответственно, а первые входы являются шиной эталонных кодов, причем выходы сумматора результатов измерения являются выходными шинами, о тл и ч а ю щ.е е с я тем, что, с целью увеличения разрешающей способности и повышения точности преобразования, в него введены аналоговый ключ, элемент И, первый и второй сумматоры, второй цифроаналоговый преобразователь и вычислитель, первые входы которого подключены к выходам второго аналого-цифрового преобразователя, выходы - к вторым входам блока памяти, вторые входы соединены с выходами коммутатора, а третий и четвертый входы являются первой и второй шинами управления соответственно, вторые входы коммутатора подключены к выходам первого сумматора, первые входы которого соединены с выходами первого аналого-цифрового преобразователя вторые входы старших разрядов объеди нены и являются общей шиной, второй вход младшего разряда соединен с выходом элемента И, первый вход которо го подключен к первому выходу второ-,го аналого-цифрового преобразователявторой вход является третьей шинойуправления, причем выходы второгосумматора соединены с входами второго цифроаналогового преобразователя,выход которого подключен к первомувходу аналогового ключа, второй входкоторого является второй шиной управления, третий вход является входнойшиной, а выход соединен с вторым входом усилителя-вычитателя, при этомпервые входы второго сумматора соединены с выходами коммутатора, вторые входы старших разрядов являютсяобщей шиной, а второй вход младшегоразряда является первой шиной управленияы и являются вторыми1206955лителя, третьи входы являются треть- рыми входами сумматора, выходы котоими и четвертыми входами вычислите- рого соединены с входами накапливаюля соответственно, а выходы соеди- щего сумматора, выход которого являнены соответственно с первыми и вто- ется выходом вычислителя.Изобретение относится к измерительной технике, в частности кустройствам для преобразования информации из аналогового вида в цифровую форму, и может быть использовано при построении иэмерительновычислительных комплексов,Целью изобретения является повышение разрешающей способности и точности преобразования поддиапазонногоаналого-цифрового преобразователя.На фиг. 1 представлена функциональная схема подциапазонного аналого-цифрового преобразователя; нафиг, 2 - функциональная схема вычислителя.Схема (фиг. 1) содержит первыйаналого-цифровой преобразовательАЦП) 1, первый сумматор 2, коммутатор 3, первый цифроаналоговый преобразователь (ЦАП) 4, второй сумматор 5, второй ЦАП 6, аналоговыйключ 7, усилитель-вычитатель 8, второй аналого-цифровой преобразователь9, элемент И 10, вычислитель 11,блок 12 памяти, сумматор 13 результатов измерений, шина 14 входногосигнала, первая 15, вторая 16 итретья 17 шины управления.Вычислитель 11 содержит первый18 и второй 19 блоки памяти, сумматор 20, накапливающий сумматор 21,Устройство работает следующим образом,Перед началом измерений устройство калибруется в двух режимах,В режиме "Калибровка" на шину16 подается сигнал, который с. помощьюаналогового ключа 7 подключает выходвторого ЦАП 6 на вход усилителя-вычитателя 8. Первый АЦП 1 и оба ЦАП4 и 6 имеют Б 1 разрядов. Коэффициент усиления усилителя-вычитателя 8н;выбран равным 2 ф . Опорные напряжения на первый и второй ЦАП подаютсяодинаковыми и равными опорному напряжению первого и второго АЦП, В режиме "Калибровка" на младшем разряде вторых входов второго сумматора 5по шине 15 устанавливают сигнал логического нуля. В первом такте калибровки на входах установки эталонныхкодов коммутатора 3 устанавливаюткод единицы. Этот код поступает навходы обоих ЦАП. На выходе первого (О ЦАП 4 появляется напряжение первойступени. На выходе второго ЦАП устанавливается напряжение, его первойступени плюс напряжение смещенияг0 , равное приблизительно половинесюпе(ной ступени ЦАП. Бсли бы оба ЦАПне имели погрешности, т,е, их ступеИ,.ни, усиленные в 2раза, были быравны по величине половине шкалы второго АЦП 0/2 и имели цифровойэквивалент, равный 2, то разность этих ступеней была бы равнанулю.Реальнье ЦАП будут иметь отличающиеся по величине ступени, Причемразность ц, - 0, может быть как положительной, так и отрицательной,Поэтому во второй ЦАП введено напряжение смещения Ос,2Разность выходных напряжений обон,-их ЦАП, усиленная в 2раза, поступает на вход второго АЦП 9, который имеют 2 ф разряда. На выходе вто"рого АЦП будет выставлен цифровойэквивален входного сигнала.35О О:2(О,О,Н,) +(4 О,Ому40 2где О О,напряжение первых ступеней соответственно второго и первого ЦАП; напряжение смещения второго ЦАП;опорное напряжение;3 1ЬМ - цифровой эквивалент разности напряжения первыхступеней обоих ЦАП;" си - цифровой эквивалент напряжения смещения А.м,Полученное число ай,М , записывается в первую ячейку памяти блока 18 памяти вычислителя 11. Во втором такте "Калибровки" на входы обоих ЦАП поступает код двойки. На выходе второго АЦП будет код разности вторых ступеней ЦАП и напряжение2смещения ь ММ,. Этот код записывают во вторую ячейку памяти блока 18. Так последовательно измеряют и записывают разности напряжений всех ступеней обоих ЦАП. В 11 -ой ячейке памяти будет число, которое можно представлять какгде М, - значение старшего разрядавторого АЦП;26 М,ьМ - соответственно разностьмежду идеальной ступеньюЦАП, вторая должна соответствовать Мс, второгос,рАЦП, и реальным знач е нием ступеней обоих ЦАПсоответственно ,Если бы о ба ЦАП были бы идеально линейны и коэффициент ус ил е ния усилит еля 8 был бы равен 2, т о очевидно , чтодМ=ьМ=О,Во втором режиме калибровки "Калибровка" на вход младшего разряда второго сумматора 5 подается "1", а на второй вход элемента И 1 О сигнал запрета, При подаче эталонных кодов на входы обоих ЦАП напряжение на выходе второго ЦАП больше напряжения на выходе первого ЦАП на величину одной, следующей по порядку, ступени ЦАП плюс напряжение смещения ц . Разность этих напряженийанбольше половины шкалы второго АЦП и его старший разряд срабатывает.Полученный код на выходе второго АЦП равен коду соответствующей ступени второго ЦАП и его напряжения смещения206955 Эти числа записываются последовательно в ячейки памяти второго блока И 9 памяти вычислителя 11. Одновременно этот результат поступает 5 .на вход сумматора 20, на другой входкоторого подается код, записанныйв аналогичной ячейке памяти блока18. На выходе сумматора формььруетсяразность этих чисел.1М М М /2 ф.М,е ст,р ффт , е . цифровой эквивалент , соответ ствующий ступени первого ЦАП , с погр ешно ст ью , определяемой только вторым АЦП . В первом такте "Калибр" цифров ой эквивалент первой ступени подается на вход накапливающего сумматора 2 1 , где запоминается и с выхо 15 да которого код записывается в первую ячейку памяти блока 12. Во втором такте "Калибр" на выходе накап-ливающего сумматора будет сумма первых двух ступеней 20 25 АЦП 9. При этом, если напряжение навходе второго АЦП превосходит половину его шкалы, т.е. старший разряд вединице, то эта единица через первый сумматор 2 увеличивает выход первого ЦАП 4 на одну ступень. Тем самым на выходе второго АЦП цифровойэквивалент входного напряжения всег 50 да меньше половины его шкалы. Таким образом, осуществляется цифровая коррекция входного кода первого АЦП.На адресные входы блока 12 память, поступает код с выхода первого сумма 55 Этот результат записывается вовторую ячейку памяти блока 2 памяти.Так, последовательно в блоке 12 памяти записываются цифровые эквиваленты всех значений напряжений на выходе первого ЦАП.В режиме измерений на вход усилителя-нычитателя подают измеряемое З 5 напряжение, а второй ЦАП отключают.На второй вход элемента И 10 подаютсигнал разрешения. Первый М, раз-рядный АЦП выдает грубый эквивалентизмеряемого напряжения, Этот код по дается на вход первого ЦАП и в ниденапряжения смещения поступает.навторой вход усилителя-вычитателя 8.Разность входного напряжения и напряжения с выхода первого ЦАП, усилен, (45 но в 2раза, измеряется вторым3 2 О 6955 6 тора 2 через коммутатор 3, На выходе ся с выходным кодом второго АЦП 9 в блока памяти при этом будет выставлен сумматоре )3 результатов измерений, код, соответствующий истинному цифро- Код на выходе сумматора, 13- вому эквиваленту напрякения на выхо- цифровой эквивалент измеряемой де первого ЦАП 4. Этот код суммирует-величины.дупр ЙиЖ 734/59 ое ФИГ,Я филиал ППП "Патент",г,узгород, ул,Проектная