Цифровое параллельное устройство для возведения в куб

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУ ЛИК 9) (И) 4 С 06 Г 7/55 ГОСУ ВСЕСОЮЗНИ,3,.; 13 МЧБЛйОТЕЫА ПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и ( АРСТВЕННЫЙ КОМИТЕТ СССР АМ ИЗОБРЕТЕНИЙ И ОТКРЬГГЮ(46) 07, 12.85. Б)ол.45 (7 1) Институт проблем моделирования в знергетике АН УССР и Киевский . ордена Трудового Красного Знамени .институт инженеров гражданской авиации(56) Авторское свидетельство СССР924704, кл. С 06 Р 7/552, 1982.Авторское свидетельство СССР868755, кл. С 06 Р 7/552, 1981. (54)(57) ЦИФРОВОЕ ПАРАЛЛЕЛЬНОЕ УСТ. РОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В КУБ, содержащее два сумматора, о т л и ч а ющ е е с я тем, что, с целью увеличения быстродействия, в него введены исумматора, исумматоров-вычитателей, икоммутатор и ключ (и- разрядность устройства), причем выходы каждого -го сумматора (1,2п) соединены с входами первой группы (+1)-го сумматора, выходы каждого -го сумматора-вычитателя подключены к входам второй группы -го сумматора и со сдвигом, на один разряд в сторону младшихразрядов к входам первой группы(+1)-го сумматора-вычитателя, входы первой группы и-го сумматора соединены с информационными входамипервых групп коммутаторов с второгопо (и)-й информационными входамипервого коммутатора и подключенык входной шине устройства, котораясоединена с входами второй группыи-го сумматора со сдвигом на одинразряд в сторону старших разрядов,выходы и-го сумматора соединены синформационными входами вторыхгрупп коммутаторов с второго по(и)-й и с информационными входамипервой группы первого коммутатора,входы первой группы первого сумматора-вычитателя подключены со сдвигом на два разряда в сторонумладшихразрядов к входной шине устройства, (+ 1)-й разряд которой соединен с управляющими входами -го сумматора, (+ 1)-го .сумматора-вычитателя и (+ 1)-го коммутатора, старший разряд входной шины соединен суправляющими входами ключа, первого сумматора-вычитателя и первогокоммутатора, выходы (и)-го сумматора соединены с выходной шинойустройства.. 11968592Изобретение относится к вычисли- иформируют следующие разрядные вектельной технике и может быть исполь- торызовано в качестве специалиэированнох хч 1 схема цифро ойства для 10 1) с уче Представляют вм выражения (2) е параллельисуммаисумма.1 коммутато 6 и выходную как=(п 2) ич иф хх 15 следукщие для возведечисла х, т.е 0 зом.1) в раэследующим о им выражени происходи Предст рядной фоможет быть вырекуррентным Тогда значенчислено по следзависимостям ме ка чч х х ч гдеу=, х, у векторы, представляющиное иэображение чисел 3и у,аэрядны 2-(о) ч(о) их х,бой раз ч (Ч 22 Ч-(1-1) ч (-1) 2; чх -2 х х разрядная матрица, представляющая собой разрядные иэображения х при п=4 количестве разрядов представления информации. пр х Цифровое пар для возведен следующим об В исходном с ну устройства тройст- кциониру лельно в куб изведение матрицы Записывают ч х на вектор хразвернутом виде ет азом с 6 нии вхо ную ется значени х х которое постунный вход ключа 5умматора 2, со разряд в сторону на второй вход исдвигом на два раз дших разрядов, на,На чертеже показанавого параллельного устр возведения в куб.Предлагаемое цифровное устройство содержиторов 1, и-й сумматорторов-вычитателей 3, иров 4, ключ 5, входную7 шины устройства.Цифровое устройствония в куб произвольногх Вводят в равенство (3означения2 ф ч(1) 1 ч(1)2-ь ч ч(ь)2 ч р эхх = х х2 (о 2)2-(и-) ч (и) ф чу 1 у + 2 хЧ . Ч. 1 Ч(у 2 - у + 2 хч ч чу: у = у +ч (;)х( ) формируютс пает на информа первый вход и-г 55 сдвигом на одинстарших разрядо сумматора 2, со да в сторону млпервый вход первого сумматора-вычитателя 3, на первые входы всех ком мутаторов 4, начиная с второго и на второй вход первого коммутатора 4.Кроме того, значение старшегоч разряда х исходного вектора х подается на управляющие входы ключа 5, первого сумматора-вычитателя 3 и первого коммутатора 4, а значение каждого (+ 1)-го разряда х исходного вектора подается соответственнона управляющие входы -го сумматора 1, (+)-го сумматора-вычитателя 3 и (д+1)-го коммутатора 4. После этого в схеме устройства протекает пере ходной процесс, после окончания которого на выходе и-го сумматора 2 образуется значение Зх,"которое подается на вторые входы коммутаторов 4, начиная с второго, и на первый вход первого коммутатора 4.Если значение первого разряда хчвектора х равно единице х=1, точзначение х поступает через ключ 5 25 со сдвигом на два разряда в сторону младших разрядов на первый вход первого сумматора 1, первый сумматорвычитатель 3 настраивается на сложение, благодаря чему на выходе его ЗО по выражению (5) вычисляется значение 2 х 1= 2 х + 2х, которое подается на второй вход первого сумматора 1, а первый коммутатор 4 настраивается на передачу информации35 с второго входа на выход, при этомчзначение х поступает на второй вход первого сумматора-вычитателя 3 со сдвигом на четыре разряда в сторону младших разрядов.Когда х=О, то ключ 5 закрыт,первый сумматор-вычитатель,З настраивается на вычитание, а коммутатор4 - на передачу информации с первоговхода на выход. Далее, если х = 1,2то первый сумматор 1 настраиваетсяна сложение, второй сумматор-вычитатель - на сложение, второй коммутатор 4 в . на передачу информации сйвторого входа на выход. Когда х = О,то первый сумматор 1 настраиваетсяна передачу информаций с первоговхода на выход, второй сумматор-вычитатель 3 - на вычитание, а второйкоммутатор - на передачу информациис первого входа на выход. При этомс выхода второго коммутатора 4 значения х или Зх подается со сдвигом на шесть разрядов в сторону младшихразрядов на второй вход второго сумматора-вычитателя 3, на первый входкоторого подается значение 2х з 1иэ выхода первого сумматора-вычитателя 3.Во втором сумматоре-вычитателе3 по выражению (5) вычисляется значение 2 х , поступающее на второйХ ч(З 1вход второго сумматора 1. В первомсумматоре 1 по выражению (4) определяется значение у = у + 2 х хч ч 1 ч(кч. которое поступает на первый вход.второго сумматора 1, Аналогично взависимости от значения -го разрядаС,вектора Ф, равному х = 1 илих = О, (д)-й сумматор 1 настраивается на сложение или передачу информации с первого входа на выход,-й сумматор-вычитатель 3 настраи 1 вается на сложение или вычитаниеи 1-й коммутатор 4 на передачу информации с второго или первого входов на выход. Благодаря этому значение х или Зх поступает со сдвигомна 2(+ 1) разряда в сгорону младшихразрядов с выхода -го коммутатораи на второй вход -го сумматора-вычитателя 3.В -м сумматоре-вычитателе 3по выражению (6) вычисляется значение 2( 11 х 1, поступающее на второйвход д-го сумматора 1. В (-1)-мсумматоре 1 по выражению (4) опредечляется очередное значение у , поступакицее на первый вход -го сумматора 1. В зависимости от значенияЬ.1 В мпадшего разряда х = 1, х = О навыходе (и)-го коммутатора 4 образуется значение х или Зх, поступающее на второй вход (и)-го сумматора-вычитателя 3.В (и)-м сумматоре по выо)ажению(6) вычисляется значение 21" х"поступающее на второй вход (и)-госумматора 1. При х = 1 (и)-й сумматор 1 настраивается на сложение,когда х = О - на величину информации из первого входа на выход. Приэтом в (и)-м сумматоре 1 по выражению (4) вычисляется искомое значениеу = у = ук.1 + 2 х" 2, котороепоступает на выходную шину устройства 7,Вычислительный процесс организован параллельно и время решения в устройстве равно задержке сигнала между входом и выходом устройства.,, д. 4/ Патент", г.ужгород, ул.Проектная, 4 ил Составитель Е.МаксимовТехред М.Надь аз 7564147 ТиРаж 709 ВНИИПИ Государственного комитета по делам изобретений и откры 113035, Москва, Щ, Раушская н