Устройство поиска селективного вызова

. Бюл. Ио 4 ов и Ю.В, 63(088,8) е свидете Н 04 Я 5 ство СССРО, 1976.во СССР4, 1979. свидетель Н 04 Я 5 ОСУДАРСТВЕННЫИ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54)(57) УСТРОЙСТВО ПОИСКА СЕЛЕКТИВ НОГО ВЫЗОВА, содержащее последовательно соединенные переключатель, преобразователь, блок синхронизациидешифратор, блок сравнения, интегратор, блок индикации, а также последовательно соединенные делительчастоты, элемент сброса, бистабильный элемент, первыи элемент И, первый элемент ИЛИ, выход которого соединен с первым входом делителячастоты, второй вход которого соединен с вторым выходом блока синхро низации, а второи выход делителячастоты соединен с входом управляющего регистра, первый выход которого соединен с вторым входом дешифратора, а второй выход управляющегорегистра соединен с первым входомпереключателя, второй вход которого является входом устройства, приэтом второй выход преобразователясоединен с вторым входом блокасравнения, а второй выход интегратора соединен с третьим входом делителя частоты, второй вход интегратора соединен с вторым выходом элемента сброса, второй вход первого элемента ИЛИ соединен с первымвыходом интегратора, третий выходделитепя частоты соединен с вторымвходом первого элемента И, о т л ич а ю щ е е с я тем, что, с цельюсокращения времени поиска каналав условиях частых вызовов в неговведен буферный регистр сдвига, вхокоторого соединен с третьим выходом преобразователя, а выходы буферного региотра сдвига соединеныс входами введенного элементаИЛИ-НЕ и с входами введенного второго элемента И, выход которогосоединен с первым входом введенноговторого элемента ИЛИ, второй входкоторого соединен с выходом элемента ИЛИ-НЕ, а выход второго элемента ИЛИ соединен с первым входомблока переключения, второй вход которого соединен с третьим выходом блока синхронизации, четвертыи выхбд которого соединен с первым входом введенного счетчика , выход которо. го соединен с третьим входом блока переКлючения, первый выход которого соединен с вторым входом бистабильного элемента, а второй выход блока переключения соединен с первым входом введенного третьего элемента И, второй вход которого соединен с выходом блока сравнения, а выход третьего элемен та И соединен с вторым входом блока индикации, выход которого соединен с вторым входом счетчика, 1188912ЭО 35 40 45 50 55 Изобретение относится к техникесвязи, в частности к той ееобласти, которая связана с вопросами посылки, поиска и приема селективного вызова,Цель изобретения - сокращениевремени поиска канала в условияхчастых вызовов;На чертеже изображена электрическая структурная схема устройства поиска селективного вызова.Устройство поиска селективноговызова содержит переключатель 1,"преобразователь 2, блок 3 синхротизацил, дешифратор 4, блок 5сравнения, интегратор б, блок 7индикации, делитель 8 частоты,элемент 9 сброса, бистабильный эле-.мент 10, первый элемент И 11, первый элемент ИЛИ 12, управляющийрегистр 13, буферный регистр 14сдвига, элемент ИЛИ-НЕ 15, второйэлемент И 16, второй элемент ИЛИ 17,блок 18 переключения, счетчик 19,третий элемент И 20.Устройство поиска селективного вызова работает следующим образом.Выходы всех каналов многоканальной системы связи, в которой вызывные сигналы представлены в виде кодовых последовательностей двух тональных частот, с помощью переключателя 1 поочередно подключаются к входу преобразователя 2 сигнала, формирующегося в соответствии с поступающей информацией определенные импульсные последовательности. Сформированные импульсные последовательности поступают на один из двух входов блока 5 сравнения и на вход блока 3 синхронизации. Блок 3 синхронизации содержит собственно схему синхронизации и опорный генератор, вырабатывающий тактовые импульсы для дешифратора 4 и исходные данные для делителя 8 .частоты,Управление работой переключателя 1 .и смена кодовых последовательностей, записанных в дешифраторе 4 (калдому каналу соответствует своя кодовая последовательность), обеспечивается с помощью управляющего регистра 13, Тактовые импульсы для управляющего регистра 13 формируются с помощью делителя 8 частоты.В устройстве применяется синхронный способ поддержания временных 5 О2025 соотношений с передатчиком. При этом используется метод фазирования по рабочим импульсам, заключающийся в том, что блок 3 синхронизации выделяет из всего потокаинформации моменты смены полярности рабочих импульсов и формирует в указанные моменты, импульсы, синхронизации, Эти импульсы обеспечивают подстройку фа. зы тактовых импульсов регистра дешифратора 4Поступая на вход бистабильного элемента 10, импульсы синхронизации переводят его в другое состояние, а так как формирование импульсов синхронизации происходит только в моменты смены полярности рабочих импульсов, то при наличии в анализируемом канале помех (шумовых илипосторонних) и отсутствии вызывныхсигналов импульсы синхронизации с выхода блока 3 синхронизации, не поступают и бистабильный элемент 10 находится, в одном и том же устойчивом состоянии, (исключение составляют только помехи, структура которыхконгруэнтна структуре вызывных сигналов, однако вероятность появления таких помех по сравнению с шумовым достаточно мала). Напряжение свыхода бистабильного элемента 10, состояние которого в данном случае определяется отсутствием импульсов синхронизации, прикладывается к первому входу первого элемента И 11, на второй вход которого поступают импульсы с третьего выходаделителя 8 частоты, Поступление ихпроизводится через промежутки времени=(и + 1)йр , где и - максимальное количество следующих подряд импульсов одной полярности в вызывных.командах устройства (например, и = 5),- длительность одного импульса. При наличии напряжения на обоих входах первого элемента И 11, последний срабатывает и через первый элемент ИЛИ 12 сбрасывает делитель 8 частоты (а также интегратор б через элемент 9 сброса в исходное состояние, при этом устройство подключается к следующему каналу).Если за время й = (и+ 1)С поступает хоть один импульс синхронизации, переводящий бистабильный элемент 10 в другие состояния, то первый элемент И 11 не срабатыца50 ет и анализ данного канала продолжается, При этом блок 5 сравнения производит сравнение принимаемой кодовой последовательности с кодовой последовательностью, поступающей с выхода дешифратоора 4. Сравнение кодовых последовательностей производится поимпульсно, Совпадение каждой пары импульсов фиксируется в интеграторе 6, который обеспечивает сокращенное интегрирование,характеризуемое постояннойлвремени с.Если в результате интегрирования адресного признака, присущего анализируемому каналу, в поступающих сигналах не обнаружено (т.е, с выхода блока 5 сравнения импульсы совпадения в интегратор 6 не поступают), то со второго выхода интегратора 6 на третий вход делителя 8 частоты поступает сигнал, устанавливающий делитель 8 частоты в нуле вое состояние. Сброс интегратора 6 в этом случае обеспечивается также с помощью элемента 9 сброса.Если результаты предварительного интегрирования положительны, то анализ данного канала продолжается. По истечении времени сокращенного основного интегрирования лс сигнал с выхода интегратора 6 поступает в блок 7 индикации, а через первый элемент ИЛИ 12 сбрасывает делитель 8 частоты в исходное состояние.Сброс интегратора 6 производится аналогично ранее рассмотренным случаям.Если результаты предварительного интегрирования положительны, а основное интегрирование вследствие каких-либо причин (обусловленных, например, воздействием помех) не произошло, то перевод устройства. к анализу следующего канала осуществляют принудительно по истечении времени, обусловленного частотой тактовых импульсов, формируемых делителем 8 частоты.В исходномсостоянии первые контакты блока 18 переключения замкнуты и работа устройства аналогична работе прототипа. В условиях же 1 О 15 20 25 ЗО 35 40 частых вызовов информация из блока 7 индикации поступает на вход счетчика 19 более часто.Сброс и опрос счетчика 19 производят импульсы сброса, которые формируют блок 3 синхронизации. В том случае, если за время между двумя импульсами сброса счетчик 19 успеет сосчитать импульсы, поступающие из блока 7 индикации, или их будет больше, на его выходе появится 1 , которая переключает блок 1 8 переключений и устройство переводится в другой режим работы .Для сокращения времени анализа и повышения быстродействия устройства в условиях частых вызовов по всем каналам импульсная последователь- ; ность принимаемая с выхода преобраз ователя 2 , одновременно с подачей на блок 5 сравнения подается и на буферный регистр 1 4 сдвига . Числов ая последовательность максимальной длины в виде "О" и " 1 " с буферного регистра 1 4 поступает на входы элемента ИЛИ-НЕ 1 5 и второго элемента И 1 6 .Элемент ИЛИ-НЕ 1 5 обеспечивает обнаружение серии из ( П - 1 ) нулей . При появлении такой серии на выходе элемента ИЛИ-НЕ 1 5 формируется логический символ " 1 " , который поступает на один из входов второго элемента ИЛИ 1 7 . Второй элемент И 1 6 о беспечивает обнаружение серии из ( И -1) единиц, При появлении такой серии на выходе второго элемента И 16 формируется логический символ "1", который поступает на другой вход второго элемента ИЛИ 17, Через дру- . гие замкнутые контакты блока 18 переключения уровень логической1 поступает на вход третьего эле- . мента И 2 О , н а другой вход которого поступают импульсы сравнения с выхо; да блока 5 сравнения . Так как выход третьего элемента И 20 соединен с входом блока 7 индикации , то на входы третьего элемента И 20 поступают уровни логических " 1 " и анализ вызова в канале в условиях частых вызовов происходит по наличию импульсов совпадения и наиболее длинной серии " О" и " 1 " .