Аналого-цифровой преобразователь

А АВТОРСНОМУ СВИДЕТЕЛЬСТВУ ктакютГОСУДАРСТВЕННЫИ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ(Т"Энергия", 1978, рис. 1 - 13, с. 45.Гитис Э.И. Преобразователи информации для электронных цифровых вычислительных устройств. М., Энергия",1975, рис, 7-7 а, с. 298.(54)(57) 1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий блок сравнения, блок управления, первый регистр, блок цифроаналогового преобразования, выход которого подключенк первому входу блока сравнения,второй вход которого является входной шиной устройства, а выход подключен к первому входу блока управления, второй вход которого подключен к шине запуска, а первые выходные шины подключены к соответствующим входам первого регистра, выходыкоторого являются выходными шинамиустройства, о т л и ч а ю щ и й с ятем, что, с целью повышения быстродействия, в него введены блок элементов ИЛИ, второй регистр, постоянное запоминающее устройство, выходыкоторого подключены к соответствующим информационным входам второго .регистра, управляющие входы которогоподключены к соответствующим вторымвыходным шинам блока управления,а выходы - к соответствующим первымвходам блока элементов ИЛИ, выходы которого подключены к соответствующим входам блока цифроаналогового преобразователя, а другие входы - к соответствующим выходам первого регистра.2. Преобразователь по и. 1, о тл и ч а ю щ и й с я тем, что бло управления выполнен на генераторе товых импульсов, и КБ-триггерах, регистре сдвига,(п+1) элементах И, первые входы и из которых объединены и являются первым входом блока управления, вторые входы подключены к соответствующим И выходам регистра сдвига, выход первого элемента И подключен к К-входу первого КБ-триггера, а выходы (и) элементов И к соответствующим первым К-входам соответствующих (и) ББ-триггеров, вторые К-входы которых, первый входе регистра сдвига и Я-вход первого триггера объединены и являются вторым входом блока управления, Я-входы (и) КБ-триггеров подключены к соответствующим выходам регистра сдвига, выходы и КБ-триггеров явля ся первыми выходными шинами блока управления, при этом (п+1) выход регистра сдвига подключен к инверсному входу элемента И, прямой вход которого подключен к выходу генератора тактовых .импульсов, а выход - к второму входу регистра сдвига, первый выход которого и выход (и+1) элемента И являются вторыми выходными шинами блока управления.Изобретение относится к вычислительной и цифровой измерительнойтехнике и может быть использованодля преобразования аналоговых величин в цифровые. 5Цель изобретения - повышение быстродействия аналого-цифрового преобразователя,На чертеже приведена структурнаясхема аналого-цифрового преобразователя,Аналого-цифровой преобразовательсодержит входную шину 1, блок 2сравнения, блок 3 цифроаналоговогопреобразования, первый регистр 4, 5блок 5 управления, второй регистр 6,блок 7 элементов ИЛИ, постоянноезапоминающее устройство 8 и выходные шины 9.Выход блока 3 подключен к первому 20входу блока 2, второй вход которогоявляется входной шиной 1 преобразователя, а выход подключен к первомувходу блока 5 управления, второйвход которого подключен к шине запуска, первые выходные шины подключены к соответствующим входам первого регистра 4, а вторые выходныешины блока 5 подключены к управляющим входам второго регистра 6 информационные входы которого подключенык соответствующим выходам постоянного запоминающего устройства 8, а выходы - к соответствующим первымвходам блока 7, выходы которогоподключены к соотнетствующим входамблока 3, а вторые входы - к соответствующим выходам первого регистра 4,которые являются выходными шинамиустройства. 40Блок 5 управления содержит и КЯтриггеров 10- 10,(и+1) элементов И 11, - 11, регистр 12 сдвигаи генератор 13 тактовых импульсов.Блок 3 цифроаналогового преобразования (ЦАП) должен быть построенна основе избыточных измерительныхкодов, к которым относятся р-кодыФибоначчи, коды "золотой" р-пропорции, а также обобщенные коды Фибоначчи,Для аналого-цифровых преобразователей, содержащих в цепи обратнойсвязи ЦАП, построенный на основеизбыточных измерительных кодов,появление ошибок кодирования типа"Неправильное выключение разряда"не вызывает недоуравновешивания входного сигнала А компенсирующиммсигналом А .Для исключения при аналого-цифровом преобразовании ошибки кодирования типа чНеправильное включениеразряда", в процессе уравновешивания Асигналом А вводят асимметрию, заключающуюся в том, что накаждом -м такте поразрядного кодирования одновременно с К-м разрядомс весом Ц включают в общем случаегруппу некоторых младших разрядов,имеющих суммарный вес Ь Я . Значение Ь АопредЕляется по формуле:С-"доо Р 2На основании значений ЬЯАщсинтезируется код К. младших разрядов,опкоторый при изготовлении устройствазаносится в постоянное запоминающееустройство 8, Если отношени.между весом разрядов используемого кодаявляется числом постоянным, то дляформирования в процессе уравновешивания на каждом последующем 1-мтакте кодовой комбинации Косуществляется сдвиг исходной кодовойкомбинации.К на один разряд вправо.донСовместное включение 1-го и группы некоторых младших разрядов приводит к тому, что действительный весФ2-го разряда увеличивается, Приэтом если разность йА = А Акв конце предыдущего такта уравновешивания близка к значению 2-го разряда, то в текущем такте блок срав"нения формирует логический сигнал,вызывающий выключение -го разряда,и дальнейшее уравновешивание ведется разрядами с номерами, меньшими ь,Таким образом, исключаются ошибкикодирования типа "Неправильноевключение разряда",При преобразовании входной аналоговой величины в код аналогового- цифровым преобразователем, содержащим ЦАП, построенный на основе неизбыточного двоичного кода, такая асимметрия процесса уравновешивания принципиально невозможна, В этом случае ошибка кодирования типа "Неправильное выключение разряда" приводит к тому, что входную аналоговую величину Анельзя уравновесить сигналом Ас точностью до младшего разряда ЦАП, Поэтому результат преобразования Ав цифровой эквивалент179533 4нал У . этого блока подчиняется следующему соотношению:При этом если на первом тактеуравновешивания У= О, то старшийразряд первого регистра 4 устанавливается в нулевое состояние, еслиУ = 1,то он остается в единичном О состоянии.На втором такте аналого-цифровогопреобразования по сигналу блока 5управления содержимое второго регистра 6 сдвигается на один разряд1вправо, в результате чего на выходерегистра 6 появляется кодовая комбинация К Одновременно устанавливается в единичное состояние следующий за старшим разряд в первом регистре 4. При этом на выходе блока 3 ЦАП появляется компенсирующийсигнал А. В результате сравненияКфвходного А и компенсирующего Ааналоговых сигналов данный разрядлибо устанавливается в нулевоесостояние (У = О), либо остаетсяв единичном состоянии (У = 1),30 35 Устройство р ботает следующим образом.На первом такте преобразования входной аналоговой величины А ввх код К по сигналу блока 15 управлевмния устанавливается в единичное состояние старший разряд первого регистра 4, а во второй регистр 6 из постоянного запоминающего устройства 8 записывается кодовая комбинация Коп . Через блок 7 элементов ИЛИ4кодовые комбинации Ки К с вы% Дои ходов первого и второго регистров соответственно поступают на вход блока 3, на выходе которого появляется 5 О компенсирующий аналоговый сигнал(-, + 0 до,)ф где Я - вес старшего разряда блоя ка 3.Сравнение компенсирующего сигна ла А и входного аналогового сигна 1ла А производится при помощи блока 2 сравнения, при ем выходной сигтц Уц 3 1К ,неверен. Если ЦАП аналого-цифрового преобразователя реализовать наоснове избыточного измерительногокода, появляется возможность осуществить правильное аналого-циФровоепреобразование при ошибках кодирования типа "Неправильное выключениеразрядов". Введение асимметрии впроцесс уравновешивания позволяетисключить ошибки кодирования типа11Неправильное включение разряда".Данные обстоятельства позволяютзначительно уменьшить время каждого3-го такта поразрядного кодирования,При этом на каждом такте уравновешивания нет необходимости осуществлять точное, например до половинымладшего разряда, сравнение входного А и компенсирующего А к аналоговых сигналов, Достаточно на одинтакт поразрядного уравновешиванияотводить время, необходимое дляустановления переходных процессовв ЦАП и блоке сравнения с погрешностью 3 Я. Значение 3 Я зависит от избыточности кода, на основании которого построен ЦАП, и определяетсяпо формуле:0=2 ос -1где ж - отношение между соседнимичленами кода, на основании которогопостроен ЦАП.Для числа Фибоначчи при р =например, ( К = 0,61803) погрешность 3 Ц равна 3 Я = 23,67,Устройство на любом 3-м тактеработает аналогично. Работа устройства заканчивается на (п+1)-м такте поразрядного кодирования, При этом входной аналоговый сигнал А уравновешен компенсирующим сигналом блока 3 ЦАП А с точностью до единицы младшего (нулевого) разряда блока 3 ЦАП и на выходной шине 9 появляется код К , являющийся цифровым эквивалентом входного аналогового сигнала Ав При реализации ЦАП на основе избыточных измерительных кодов появляется воэможность увеличить быстродействие аналого-цифрового преобразователя несмотря на увеличение количества тактов преобразования, вызванного увеличением количества разрядов для избыточного измерительного кода по сравнению с двоичным кодом. Коэффициент увеличения быстродействияв общем случае определяется по формуле:1179533 Причем гдет хф ип 21п 2 м1 фп,- 12(3 р,и 7 8 9 10 1 1 12 13 14 15 16 8 2, 51 2,82 3, 13 3, 46, 3, 78 4, 11 4, 44 4, 78 5, 1 1 5, 44 5, 77 Закус Составитель В.ПершиковТехред А.Бабинец Корректор Л.Пилипенко Редактор К,Волощук Заказ 5695/60 Тираж 872 Подписное ВНИИПИ Государственного комитета СССР ло делам изобретений и открьгий 113035, Москва, Ж, Раушская наб д. 4/5Филиал ППП "Патент", г,ужгород, ул.Проектная, 4 длительность такта поразрядного кодирования двоичного АЦП;длительность такта поразрядного кодирования АЦПпостроенного на основе избыточных кодов,коэффициент удлинения разрядной сетки.,где п - количество разрядов двоичного ЦАП,Зависимость у ст п при М О = 1,618показана в таблице