Множительное устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 4(51) ь ГО ИЕ ИЗОБ СП И ТЕЛ Н АВТОРСИОМ 4 кий а Ленина политех- Ленинского АРСТВЕННЫЙ НОМИТЕТ СССРЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Львовский орденнический институт имкомсомола(54)(57) МНОЖИТЕЛЬНОЕ УСТРОЙСТВО, содержащее блок вьщеления.модуля и знаковый компаратор, входы которых объединены и являются первым информационным входом устройства, аналогоцифровой и цифроаналоговый преобра.зователи, дискретно-аналоговый и аналоговый блоки умножения, блок .вычитания, первый инвертор, первый коммутатор и сумматор, два входа которого подключены к выходам соответственно дискретно-аналогового.и аналогового блоков умножения, а выход является выходом устройства, выход знакового компаратора соединен с управляющим входом первого коммутаЯ 01160442 А тора, два информационных входа которого подключены соответственно квходу и выходу первого инвертора,дискретный вход дискретно-аналогового блока умножения подсоединен к выходу аналого"цифрового и входу цифроаналогового преобразователей, входаналого-циФрового преобразователяподключен к выходу блока выделениямодуля, один из входов аналогового.блока умножения подсоединен к выходублока вычитания, о т л и ч а ю щ ее с я тем, что, с целью повышенияточностионо содержит второй инвертор и второй коммутатор, управляющийвход которого соединен с выходомзнакового компяратора, а два информационных входа и выход подключенысоответственно к входу и выходу второго. инвертора:и к вычитающему входублока вычитания, подсоединенногосуммирующим входом к первому.информационному входу устройства вход втоУвамрого инвертора .подключен к выходуцифроаналогового преобразователя,второй вход аналогового блока умно- СЬжения соединен с входом первого инвертора и вторым инФормационным вхо цЬдом устройства, выход первого комму- Делтатора подключен к аналоговому входу Ядискретно-аналогового блока умноже; Известно множительное устройствос аналого-цифроаналоговым преобразо 5вателем, содержащее аналого-цифровой(АЦП) и цифроаналоговый (ЦАП) преобразователи, дискретно-аналоговый ианалоговый перемножители, схему вычиОтания н сумматор 1 ,Однако это устройство (если АЦП иЦАП - однополярные, а дискретно-аналоговый блок умножения соответственнодвухквадратный) способно осуществлять15операцию перемножения лишь в двухквадрантах, Расширение области работыустройства до четырех квадрантов путем применения биполярных АЦП и ЦАП ичетырехквадрантного дискретно-аналогового перемножителя существенно20увеличивает объем устройства,Наиболее близким по техническойсущности к изобретению являетсямножительное устройство, в котором25используется множительное устройство11 в качестве двухквадрантного. Такое устройство содержит блок выделе-ния модуля, знаковый компаратор,аналого-цифровой и цифроаналоговый.преобразователи, дискретно-аналоговый и аналоговый блоки умножения,блок вычитания, сумматор, инвертор икоммутатор, причем входы блока выделения модуля и знакового компараторасоединены с первым входом устройства,З 5выход знакового компаратора соединенс управляющим входом коммутатора,первый и второй входы которого соединены соответственно с входом и выходоминвертора, выход блока выделения мо- фОдуля соединен с входом аналого-цифрового преобразователя, выход которогосоединен с входом цифроаналоговогопреобразователя и дискретным входомдискретно-аналогового перемножителя, ф 5выход последнего подключен к одномуиз входов сумматора, второй входсумматора соединен с выходом аналогового блока умножения, первый входкоторого соединен с выходом блокавычитания 2 .Однако в известном устройстветочность блока выделения модуля вцепи одного из перемножаемых сигналов влияет на точность работы устройства в целом.Цель изобретения - повышение точмости устройства,. 442 2Поставленная цель достигается тем, что множительное устройство, содержащее блок выделения модуля и знаковый компаратор, входы которых объединены и являются первым информационным входом устройства, аналогоцифровой и цифроаналоговый преобразователи, дискретно-аналоговый и аналоговый блоки умножения, блок вычитания, первый инвертор, первый коммутатор и сумматор, два входа которого подключены к выходам соответственно дискретно-аналогового и аналогового блоков умножения, а выход является выходом устройства, выход знакового компаратора соединен с управляющим входом первого коммутатора, два информационных входа которого подключены соответственно к входу и выходу первого инвертора, дискретный вход дискретно- аналогового блока умножения подсоединен к выходу, аналого-цифрового и входу цифроаналогового преобразователей, вход аналого-цифрового преобразователя подключен к выходу блока выделения модуля, один иэ входов аналогового блока умножения подсоединен к выходу блока вычитания, дополНительно содержит второй инвертор и второй коммутатор, управляющий вход которого соединен с выходом знаково" го компаратора, а два информационных входа и вьгход подключены соответствен;.о к входу и выходу второго инвертора и к вычитающему входу блока вычитания, подсоединенного суммирующим входом к первому информационному входу устройства, вход второго инвертора подключен к выходу цифроаналогового преобразователя, второй вход аналогового блока умножения соединен с входом первого инвертора и вторым информационным входом устройства, выход первого коммутатора подключен к аналоговому входу дискретно-аналогового блока умножения.На чертеже представлена структурная схема множительного устройства.Устройство содержит блок 1 выделения модуля, знаковый компаратор 2, аналого"цифровой преобразователь (АЦП) 3, цифроаналоговый преобразователь (ЦАП) 4, дискретно-аналоговый и аналоговый, блоки умножения соответственно 5 и б, блок 7 вычитания, сумматор 8, первый 9 и второй 10 инверторы, первый 11 и второй 12 коммутаторы, первый 13 и второй 14 информационные входы и выход 15 уст(3) где а - абсолютная погрешность нах40выходе блока выделения моду- ляе 3 1160442 4ройства. Входы блока 1 выделения Код Б поступает на дискретныймодуля, знакового компаратора 2 и вход дискретно-аналогового блока 5суммирующий вход блока 7 вычитания Умножения, на аналоговый вход котообъединены и образуют вход 13 устрой- рого подается сигнал с вьмода перства, выход блока 1 вьделения модулявого коммутатора 11, который, в. соединен со входом АЦП 3, а выход свою очередь, образуется из второгопоследнего - со входом ЦАП 4 и диск- перемножаемого сигнала У путем иэмеретным входом дискретно-аналогового пения его полярности в соответствииблока 5 умножения. Выход ЦАП 4 под- с полярностью сигнала Х. Сигнал Уключен через инвертор 10 к одному из щ поступает на один нэ входов коммутавходов и непосредственно - к второму тора 11 непосредственно, а на другойвходу коммутатора 12, управляющий его вход - через инвертор 9. Коммувход которого соединен с аналогичным татор 11 подключает к аналоговомувходом коммутатора 11 и выходом зна входу дискретно-аналогового блока 5кового компаратора 2, а выход - с вы- ц умножения сигнал У со входа 14 устчитающим входом блока 7 вычитания. ройства при наличии сигнала логичесвьпсод .последнего подключен к одному кой единицы на его управляющем входе,иэ входов аналогового блока 6 умно- . и инвертированное значение сигнала -жения, выход которого подключен к Т получаемое на выходе инвертора 9,одному из входов сумматора .8, второй 2 О если на управляющем входе блока 11Ъвход которого соединен с выходом имеется сигнал логического нуля.дискретно-аналогового блока 5 умно- Таким образом, коммутатор 11 и инжения, Входы ннвертора 9, коммутато- вертор 9 совместно со знаковым комра 11 и второй вход аналогового бло- паратором 2 осуществляют перемноже-.ка 6 умножения объединены и образуютние сигнала У на знак сигнала Х.вход 14 устройства, выход. коммутато- Дискретно-аналоговый блок 5 умножера 11 соединен с аналоговым входом . ния перемножает сигнал Т на квантодискретно-аналогового блока умноже- ванное значение модуля сигнала Хния, выход сумматора 8 является вы- У к 5 кк хл )ходом 15 устройства.30 При выполнении условия КК = 1Устройство работает следующимполучим3образом.Перемножаемый сигнал 7 со входа 13устройства поступает на вход блока 1где 7 - произведение сигнала У навыделения модуля, Сигнал на выходепоследнегод знак сигнала Х, К - масштабный коэффициент дйскретно-аналогового блокаХ Х 1 +4 (1)Код И поступает также на входЦАП 4, при помощи которого преобразуется в аналоговую Форму="+ я э к( сиПри КзК = 1 получимОдновременно сигнал Х поступаетна вход знакового компаратора 2, Х= Х 1,1+ Ь, (4)на выходе которого при Х О обраО 4 Ягде К - масштабный коэффициент ЦАП 4.зуется сигнал логической единицы,а при Х .с О - сигнал логического ну- Сигнал Х поступает непосредстля. венно на один.из входов коммутатораСигнал Х, с выхода блока 1 по, и через инвертор 10 - на другойступает далее на вход АЦП 3, на вы- зф его вход. Коммутатор 12 подключаетходе которого образуется код к вычитающему входу блока 7 вычитания сигналы 1 Х 1,+а, или - Х 1 д х 13( Х д х)таким образом, что знаки сигналов ХЭ иХ 11+йвсегда совпадают. Следогде Х 1 " квантованное по уровню И вательно, на вычитающем входе блоказначение величиныХ 1, 7 имеется сигнал Х,+д с восстановК - коэффициент преобраэова- ленной полярностью. На суммирующийэния АЦП 3. вход блока 7 вычитания поступает сиг