Цифровой частотный дискриминатор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1511 Н 04 1,НИЯ ТВ ИДЕТ от ра гера. СУДАРСТВЕННЫЙ КОМИТЕТ СС О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКР ОПИСАНИЕ К АВТОРСКОМУ СВ(56) 1. Авторское свидетельство СССР 9 543132, кл. Н 03 0 3/06, 16.04.752. Частотный детектор на регистр управляемом сигналом. "Техника радиосвязи", вып 2, 1981, с. 70 77 (прототип) .(54)(57) ЦИФРОВОЙ ЧАСТОТНЬЙ ДИСКРИМИНАТОР, содержащий входной ограничитель, регистр сдвига, фазовый детектор, входы которого соединены с сигнальным входом и выходом регис ра сдвига соответственно, счетчик, управляемый делитель частоты, элемент ИЛИ, первый и второй элементы И, первые входы которых объединены, о т л и ч а ю щ и й с я тем, что, с целью увеличения чувствительности и помехоустойчивости, в него введены блок стробирования, 2 -триггер и два Й 5-триггера, Р -входы к рых соединены с первым выходом уп.801131036 ляемого делителя частоты, вход которого соединен с первым входом первого элемента И.и является входом сигнала опорной частоты, второй выход управляемого делителя частоты соединен с 5 -входом второго Р 5 -триггера, 5 -вход первого Р 5 -триггера подключен к входу установки нуля счетчика и входу синхронизации 3 -триггера и является входом синхронизации цифрового частотного дискриминатора, выходы к 5 -триггеров подключены к вторым входам первого и второго элементов И, выходы которых через элемент ИЛИ соединены с тактовым входом регистра сдвига,Р при этом сигнальный вход регистра сдвига подключен к выходу входного ограничителя, первый и второй входы блока стробирования соединены соответственно с выходом фазового детекто- ф ра и выходом второго элемента И, а выход блока стробирования подклю- чен к счетному входу счетчика, выход которого соединен с 3 -входом10 15 20 25 30 35 40 50 55 1 11Изобретение относится к радиотехнике и может использоваться в системах радиосвязи.Известен цифровой частотный и фазовый дискриминатор, содержащий последовательно соединенные ограничитель-формирователь, регистр сдвига,основной фазовый детектор, вычитающий блок, при этом выход ограничителя-формирователя подключен одновременно к основному и дополнительному фазовым детекторам, дополнительный выход регистра сдвига соединенс входом дополнительного фазовогодетектора, а выходы детекторов подключены к входам вычитающего блока,выход которого подключен к входуфильтра нижних частот 1.1.Однако известный цифровой частотный и фазовый дискриминатор имеетневысокие чувствительность и помехоустойчивость при переменной девиации частоты и постоянном индексе модуляции 2 = 0,5. Кроме того, в немиспользуются регистры сдвига большойразрядности, имеются аналоговыеузлы, что усложняет схему и снижаетее надежность,Наиболее, близким техническим решением к изобретению является цифровой частотный дискриминатор, содержащий входной ограничитель, регистрсдвига, фазовый детектор, входыкоторого соединены с сигнальным входом и выходом регистра сдвига,соответственно, счетчик, первый управляемый делитель частоты, элемент.ИЛИ, первый и второй элементы И,первые входы которых объединены,выход каждого из которых подключенсоответственно к входу второго итретьего управляемых делителей частоты, выходы которых подключены к соответствующим входам счетчика, прямой и инверсный выходы которого подключены к входам преобразователякод-частота, генератор импульсов,выход которого соединен с первымвходом элемента ИЛИ и с объединенными первыми входами первого и второго элементов И, вторые объединенные входы которых соединены с входомфильтра нижних частот и выходом фазового детектора, тактовый входрегистра сдвига соединен с выходомвыходного ограничителя, а сигнальный вход - с выходом первого управляемого делителя частоты, при этомвыход преобразователя код-частота 31036 1 подключен к второму входу элемента ИЛИ 1.23.Однако известный цифровой частотный дискриминатор имеет невысокие 5 чувствительность и помехоустойчивость. Цель изобретения - увеличение чувствительности и помехоустойчивости.Поставленная цель достигается тем, что цифровой частотный дискриминат р, содержащий входной ограничитель, регистр сдвига, фазовый детектор, входы которого соединены с сигнальным входом и выходом регистра сдвига соответственно, счетчик, управляемый делитель частоты, элемент ИЛИ, первый и второй элементы И, первые входы которых объединены, введены блок стробирования, 2 -триггер и два Р 5 -триггера, Й -входы которых соединены с первым выходом управляемого делителя частоты, вход которого соединен с первым входом первого элемента И и является входом сигнала опорной частоты, второй выход управляемого делителя частоты соединен с 5 -входом второго РЬ -триггера, 5 -вход первого К 5 -триггера подключен к входу установки нуля счетчика и входу синхронизации 3 в .триггера и является входом синхронизации цифрового частотного дискриминатора, выходы Р 5 -триггеров подключены к вторым входам первого и второго элементов И,.выходы которых через элемент ИЛИ соединены с тактовым входом регистра сдвига, при этом сигнальный вход регистра сдвига подключен к выходу входного ограничителя, первый и второй входы блока стробирования соединены соответственно с выходом фазового детектора и выходом второго элемента И, а выход блока стробирования подключен к счетному входу счетчика, выход которого соединен с 3 -входом 3 -триггера .На чертеже приведена структурная электрическая схема предложенного цифрового частотного дискриминатора,Цифровой частотный дискриминатор содержит входной ограничитель 1, регистр 2 сдвига, фазовый детектор 3, блок 4 стробирования, счетчик 5, Р -триггер 6, управляемый делитель 7 частоты, элемент ИЛИ 8, первый и второй й 5-триггеры 9 и 10, первый и второй элементы И 11 и 12.выборки И значением частоты манипуляции.Укаэанные пачки импульсов поступают на регистр 2 сдвига с выходовэлементов И 11 и 12 через элементИЛИ 8, причем для их формированияна первые входы элементов И 11 и 12с шины 14 поступают импульсы тактовой частоты Р , а на вторые входынапряжения с выходов 5 -триггеров 9 и 10 соответственно. Р 5 -триггер 9 устанавливается в "единичное"положение, разрешающее прохождениепачки импульсом, поступающим на его5 -вход с шины 15 сигнала синхронизации Р , и устанавливается в нулевое положение при приходе импульса на й -вход с первого выходауправляемого делителя 7 с переменнымкоэффициентом деления. Р 5 -триггер10 устанавливается в "единичное," положение импульсом на й -вход, поступающим с второго выхода управляемОго делителя 7 в момент времени,соответствующий середине символа, иустанавливается в "нулевое" положениеимпульсом, поступающим на й -входРЬ -триггера 10 с первого выходауправляемого делителя 7. На счетныйвход управляемого делителя 7 с переменным коэффициентом деления 7 поступает с шины 14 сигнал тактовой частоты Г,.Управление коэффициентом деленийобеспечивается подачей сигнала управления с шины 16 на управляющиевходы управляемого делителя 7, чемдостигается работа цифрового частотного дискриминатора при разных уровнях девиации и частотах манипуляции с максимальной чувствительностью.Выходной сигнал фазового детектора 3 поступает на первый вход блока 4 стробирования, на второй входкоторого поступает в качестве стробирующего сигнала вторая пачка импульсов с выхода второго элементаИ 12 в момент времени, соответствующий середине длительности передаваемого символа,Выходной сигнал фазового.детектора 3 при отсутствии на входе цифрового частотного дискриминаторапомех и соответствующемвыборе длительности первой пачки представляет собой постоянный уровень "нуля"или "единицы" для одного символаи сигнал типа "Меандр" для другогосимвола. 3 1131036 4Цифровой частотный дискриминатор .работает следующим образом.При передаче информации частотноманипулированным сигналом без разрыва фазы с индексом модуляцииЭ = 0,5 разность разность набега5фаз к концу длительности одиночногосимвола для разных частот составляет 180 , т.е. если для частотысоответствующей передаче первогосимвола, число периодов за времяодного символа равно М , где йлюбое целое или дробное число, тодля частоты 1 , соответствующей2передаче другого симвМа, число периодов равно 2 = 0,5. Соответственно,15к середине длительности символа разность набега фаз составляет 90.Так как фаза сигнала в моментыначала символов благодаря индексуманипуляции 3 = 0,5 и непрерывности20фазы при переходе от символа к символу может принимать только определенные значения для разных частотманипуляции, то использование этой25априорной информации позволяет повысить эквивалентную чувствительностьцифрового частотного дискриминатора.Таким образом, измеряя фазовыйСдвиг, между выборками сигнала, взятыми с временным сдвигом, равным поло-.вине длительности символа, внутриинтервала времени, соответствующегопередаче символа, можно определить.,сигнал какой частотыили Е"2передавался в данный момент. . 35При этом сравнение фаз выборок,а не сплошного сигнала, позволяетсущественно сократить объем регистрасдвига, так как его разрядность вэтом случае определяется длительностью выборки, а не длительностьюсимвола.Входной контролируемый сигналГ с входной шины 13 поступает навходной ограничитель 1 и далее на . 45сигнальный вход регистра 2 сдвигаи одновременно на первый вход фазового детектора 3, на второй входкоторого поступает сигнал с выходарегистра 2 сдвига. 50В качестве импульсов сдвига натактовый вход регистра 2 сдвигапоступают пары пачек импульсов, первая из которых начинается в моментвремени, соответствующий началу символа, а вторая - его середине. Длительность пачек определяется величиной й, выбранной длительностьюСоставитель И.ГрабилинРеДактор Н.Пушненкова Техред С.Мигунова Корректор О,Билак Заказ 9628/44 Тираж 634 ПодписноеВН 1 ЯПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, ЖРаушская наб., д, 4/5 Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4 Э 11При этом на выходе блока 4 стробирования сигнал представляет собой или "Логический ноль", или вторую пачку импульсов для первого символа и пачку импульсов с вдвое меньшим числом последних для второго символа,Выходные импульсы блока 4 стробирования считаются счетчиком 5, по выходному сигналу которого принимается решение о передаче первого или второго символа. Выходной сигнал счетчика 5 фиксируется 3 -триггером 6. Обнуление счетчика 5 и Р -триггера 6 осуществляется сигналом с шины 15 синхронизацииПри наличии помех на входной шине 13 цифрового частотного дискриминатора выходной сигнал блока 4 стробирования отличается от описанного, при этом счетчик 5 выполняет функцию цифрового порога, чем достигается повышение помехоустойчивости цифрового частотного дискриминатора.Повышение чувствительности цифрового частотного дискриминатора по сравнению с базовым объектом достига ется стабилизацией ожидаемого фазового сдвига между сигналами на входах фазового детектора 3 на уровне 0 или 90 с помощью регулировки длительности первой пачки импульсовна тактовом входе регистра 2 сдвига, таким образом, чтобы выборка, записанная в регистре 2 сдвига, была сдвинута относительно начала символа на половину дробной части чис 31036 6ла М -количества периодов частотысигналасоответствующего передачепервого символа.Для этого количество импульсовв первой пачке импульсов на выходеэлемента И 11 делается больше разрядности регистра 2 сдвига на величину, соответствующую половинедробной части числа. При.этом врегистр 2 сдвига записывается выборкасигнала длительностью большей, чемможет храниться в регистре 2 сдвига,и начало выборки теряется, а хранящаяся выборка имеет соответствую 15 щий фазовый сдвиг.Указанная стабилизация ожидаемогофазового сдвига на входах фазовогодетектора 3 эквивалентна переходук когерентному приему, обеспечивающему повышение чувствительностина 3 дВ,Кроме того, по сравнению с базовым объектом выходной сигнал фазо вого детектора 3 в предлагаемом цифровом частотном Дискриминаторе независит от величины девиации частотыпри переходе на другую частоту манипуляции, что обеспечивает повышение помехоустойчивости в среднемна 6-10 дВ.Предлагаемый цифровой частотныйдискриминатор не содержит аналоговых узлов, что с учетом сокращенияобъема регистра сдвига позволяет Э 5говорить о повышении надежности,