Устройство для приема дискретной информации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 4 Ь 1/10//Н 01 Ь 17/. 4ЪЯ ОПИСАНИЕ ИЗОБРЕТЕН ЕТЕЛЬСТВУ К АВТОРСКОМУ(прототип),В.Н.Анисимов8)идетельство СССР1/10, 1970.етельство СССР17/16, 1977 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54)(57) УСТРОЙСТВО ДЛЯ ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ для систем связис решающей обратной связью, содержащее последовательно соединенные декодер, первый накопитель, первый кли приемник информации, анализатор,выходы сигналов "Ошибка" и "Переспрос" которого подключены к соответствующим входам первого элементаИЛИ и входом блока управления, выход которого подключен к входу записи второго накопителя, а выходсигнала "блокировка " анализатораподключен через второй элемент ИЛИк одному из входов второго ключа,к другому входу которого подключенвыход первого элемента ИЛИ, причемвыход второго ключа является выходосигнала "Переспрос" устройства, о т,80113103 л и ч а ю щ е е с я тем, что, с целью повышения достоверности приема информации, в него ввецены дополнительный элемент ИЛИ, элементы И, элемент И-НЕ, триггер и элемент задержки, при этом дополнительный выход декодера через последовательно соединенные первый элемент И, триггер и второй элемент И подключен к другому входу второго элемента ИЛИ, выход триггера подключен к второму входу первого элемента И и через последовательно соединенные элемент И-НЕ и третий элемент И к управляющему входу первого ключа, к третьему входу первого элемента И щФ и к второму входу третьего элемента И подключен выход анализатора, вход которого объединен с входом второго накопителя и с первым входом дополнительного элемента ИЛИ, Я к второму входу которого подключен выход второго накопителя, а выходЗвал дополнительного элемента ИЛИ подклю- фф чен к входу декодера, а второй вы- фЭ ход блока управления подключен кЬай четвертому входу первого элемента И. к второму входу второго элемента И фр и к второму входу элемента И-НЕ9 ачерез элемент задержки.ключены к соответствующим входам первого элемента ИЛИ и входам блока управления, выход которого подрого. ключа, к другому входу которого подключен выход первого элемента ИЛИ,5 дает низкой достоверностью приема информации.Цель изобретения - повьппение достоверности приема информации.Поставленная цель достигается тем, что в устройство для приема дискретной информации с решающей обратной связью, содержащее последовательно соединенные декодер, первый накопитель, первый ключ и приемник информации, анализатор, выходы сигналов "Ошибка" и "Переспрос" которого подключены к соответствующим вхола "Переспрос" устройства, введеныдополнительный элемент ИЛИ, элементы И, элемент И-НК, триггер и эле 1 1131031 1Изобретение относится к технике- содержащее последовательно соединен,передачи дискретной информации и ные декодер, первый накопитель, перможет быть использовано при построе - вый ключ и приемник информации.нии систем передачи информации с анализатор, выходы сигналов "Ошибрешающей обратной связью. ка" и "Переспрос" которого подИзвестно устройство анализа кодовых комбинаций для систем с решающей.обратной связью, содержащее блокиобнаружения ошибок, динамические триг ключен к входу записи второго накопигеры, сдвигающие региСтры нараз теля, а выход сигнала "Блокировка"рядов, предназначенные для хранения анализатора подключен через второйкомбинаций во время их .проверки элемент ИЛИ к одному из входов втов блоке обнаружения ошибок, сдвигающие регистры на К разрядов, предназначенные для хранения комбина- причем выход второго ключа являетсяций, забракованных при переспро- выходом сигнала "Переспрос" устройсах, ячейки "Запрет", логические эле- ства, а выход второго накопителяменты И, инвертор и счетчик числа объединен с выходом первого ключа,переспросов, прн этом к входу уст- первый вход которого объединен соройства подключены одновременно вход 10 вторым входом второго накопителя,сдвигающего регистра на К разрядов, а к управляющему входу первого клювход блока обнаружения ошибок и ча подсоединен выход анализатора 2 .вход одного из сдвигающих регистров Однако известное устройство дляна К разрядов, причем входы и вы- приема дискретной информации обла-,ходы последних соединены с входамитрех логических элементов И, выходыкоторых подключены к входу второгорегистра на К разрядов и второмублоку обнаружения ошибок, выходыблоков обнаружения ошибок черезячейки памяти подключены к входулогического элемента И и к входу динамических триггеров, выходы которыхподключены через ячейки "Запрет"к выходам сдвигающих регистров на Кразрядов, при этом выход одной ячейки "Запрет" подключен непосредственно к информационному входу устройст- дам первого элемента ИЛИ и вхова, а другой через логический эле- дам блока управления, выход котоментИ на второй вход последней че- рого подключен к входу записи вторез псследовательно соединенные рого накопителя, а выход сигналадинамический триггер, счетчик числа "Блокировка" анализатора подключенпереспросов и ячейку памяти подан через второй элемент ИЛИ к одномусигнал с другого логического элемен- из входов второго клйча, к другомута. И, объединяющий выходы блоков входу которого подключен выход перобнаружения ошибок, а к входу устрой-" вого элемента ИЛИ, причем выходства подключен сумматор по модулю второго ключа является выходом сигнадва, на второй вход которого поданы сигналы с логических элементов И,при этом выход сумматора по модулюдва через ячейку "Запрет" подключен 50к выходу устройства 1.Однако данное устройство обладает низкой достоверностью приемаинформации.Наиболее близким к изобретению . 55техническим решением является уст-,ройство для приема дискретной информации с решающей обратной связью,мации. В противном случае анализатор 9 выдает сигнал "Ошибка", поступающий на первый вход блока 8 управления, а через первый элемент ИЛИ 15"Переспрос". Одновременно из анализатора 9 на первый и третий элементы И 5 и 10 поступает сигнал, блокирующий первый ключ 4 по его управ-ляющему входу с выхода третьего элемента И 10 и разрешающий работу первого и третьего элементов И 5 и 10.Блокирующий сигнал действует такжеи на последующие кодовые блоки. Кодовые блоки, начиная со второго, посигналам из блока. 8 управления ивместе с избыточной частью записываются во второй накопитель 17. Приэтом адреса записываемых кодовых блоков соответствуют их порядковым номерам, По сигналу "Переспрос" из канала связи поступает комбинация переспроса в ряд последних кодовых блоков. При поступлении комбинации переспроса анализатор 9 вьщает на .второйвход блока 8 управления сигнал "Переспрос", прохождение которого черезвторой ключ 16 блокируется сигналомс выхода второго элемента ИЛИ 14,сформированным анализатором 9, Одновременно продолжается блокировкапервого ключа 4, что предотвращаетвыдачу комбинации переспроса на приемник 11 информации, а сигналы из блока 8 управления, реализующие записькодовых блоков во второй накопитель17, не поступают. Если ври первомповторении первый кодовый блок вновьпринимается с ошибкой, то процесспереспроса повторяется до его приемабез ошибки. Одновременно сигналы изблока 8 управления обеспечивают запись во второй накопитель 17 кодовых блоков, следующих за первым и храня-. щихся в последнем как с ошибкой,так и без ошибки без стирания кодовыхблоков, принятых после первоначальной передачи и последующих повторений,При приеме в процессе повторения первого кодового блока без ошибки циклпереспроса заканчивается. Если последующий (Второй) кодовый блок принимается с ошибкой, а во втором накопителе 17 этот блок хранится от предыдущей передачи без ошибки, то блок 8 управления производит считывание этого кодового блока из второго .накопителя 17 через дополнительные элемент ИЛИ 1 и декодер 2 в первый накопи 3 1131031 4к управляющему входу первого ключа,к третьему входу первого элемента И и к второму входу третьего элемента И подключен выход анализатора, вход которого объединен с вхо- и второй ключ 16 на выход сигналадом второго накопителя и с первымвходом дополнительного элемента ИЛИ,к второму входу которого подключенвыход второго накопителя, а выходдополнительного элемента ИЛИ подключен к входу декодера, а второй выходблока управления подключен к четвертому входу первого элемента И,ко второму входу второго элемента Ии к второму входу элемента И-НЕ через15элемент задержки.На чертеже представлена структурная электрическая схема предлагаемогоустройства для приема дискретной информации.Устройство для приема дискретнойинформации содержит дополнительныйэлемент ИЛИ 1, декодер 2, первый накопитель 3, первый. ключ 4, первыйэлемент И 5, элемент 6 задержки,второй элемент И 7, блок 8 управления,25анализатор 9, третий элемент И 10,приемник 1 1 информации, элементИ-НЕ 12, триггер 13, первый и второйэлементы ИЛИ 14 и 15, второй ключ 16,второй накопитель 17.30Устройство для приема дискретнойинформации работает следующим образом,В исходном состоянии триггер 13устайовлен в состояние, при которомпервый и второй элементы И 5 и 7 35и элемент И-НЕ 12 открыты по соответствующим управляющим входам потенциалом с инверсного выхода триггера 13, а потенциалом с одного из выходов блока 8 управления первый и 40второй элементы И 5 и 7 заблокированы. При этом первый элемент И 5 дополнительно блокируется потенциалом свыхода анализатора 9, обеспечивающимчерез третий элемент И 10 удержание 45первого ключа 4 в открытом состоянии.Сигнал из канала связи поступаетна анализатор 9 и через дополнительный элемент ИЛИ 1 в декодер 2 и одновременно подается во. второй накопитель 17. С выхода декодера 2 информационная часть кодового блока записывается в первый накопитель 3 в первоначальном коде. Если анализатор 9не обнаружил ошибку в первом кодовом блоке, разрешается вывод информации из первого накопителя 3 черещпервый ключ 4 на приемник 11 инфорОЗ 1 3 1131 тель 3 взамен принятого с ошибкой из канала связи. Сигнал считывания кодового блока с блока 8 управления подается на элемент 6 задержки и первый элемент И 5, а через второй элемент И 7 и второй элемент ИЛИ 14 этот сигнал обеспечивает блокировку через управляющий вход второго ключа 16 выдачи сигнала "Переспрос". Если при считывании второго кодового 10 блока из второго накопителя 17 ошибка не обнаружена, то с выхода декодера 2 сигнал "Ошибка" не поступает и триггер 13 сохраняет исходное состояние. При этом через время, не обходимое для считывания кодового блока из второго накопителя 17 в первый накопитель 3, на выходе элемента 6 задержки появится сигнал счи тывания блока 8 управления,запреща ющий через элемент И-НЕ 12 действие сигнала блокировки анализатора 9, первый ключ 4 открывается, обеспечивая считывание информационной части второго кодового блока из первого накопителя 3 в приемник 11 информации. Если же при считывании второго кодового блока из второго накопителя 17 с выхода декодера 2 на первый элемент И 5 поступает сигнал "Ошибка" 30 то сигнал с выхода первого элемента И 5 изменяет состояние триггера 13. При этом сигнал с инверсного выхода триггера 13 блокирует прохождение через элемент И-НЕ 12 задержанного сигнала считывания блока 8 управления и блокировка первого ключа 4 продолжается, а через второй элемент ИЛИ 14 сигнал "Ошибка" декодера 2 разрешает выдачу сигнала "Переспрос" с выхода второго элемента И 7.При отсутствии ошибки во втором кодовом блоке после положительного завершения цикла переспроса кодовый блок выводится иэ первого накопителя 3. Если второй кодовый блок принят с ошибкой во всех передачах, то блокировка второго ключа 16 блоком 8 управления не производится, и процесс переспроса продолжается до правильного приема этого кодового блока. В любом случае после первой попытки приема второго кодового блока (независимо от его результата) блок 8 управления уменьшается на единицу ад - реса находящихся во втором накопителе 17 кодовых блоков. В процессе повторения второго кодового блока производится запись третьего и четвертого кодовых блоков во второй накопитель 17 с учетом измененного ад. реса. Прием третьего и последующих кодовых блоков производится аналогично приему второго кодового блока.Таким образом, предложенное устройство для приема дискретной информации позволяет обнаруживать и исправ лять ошибки дискретной информации, а следовательно, повысить достоверность принимаемой информации.