Сумматор

,ЯО 1101 0; Н 03 К 19/094 ЕН ТОРСКОМУ С Т 41892 21 азовои ому ент ключевому И-НЕ подк транзисто МДПенин,к затыход э троиств.с. 325,Б/ССЭ лючены питания которого по й фазовой шине, зат тельно включенных к одь к втор следов МДП-тр ры чев вх о бр оответустрой-НЕ, вых выходом ственно к выха И-ИЛИустр элеме "Сумм ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ ПИСАНИЕ ИЗО(71) Ленинградский ордена Ленинаинститут инженеров железнодорожногтранспорта им. акад, В,Н. Образцов(56) 1. Букреев И.Н. и др, Микроэлектронные схемы цифровых усМ., "Советское радио", 1975,рис. 8.2.2. Сумматор Р 4008/34008, МЭЭАТА ВООК, ГагсЬй Яетп 1 сопйцсгог1975, с. 4-50.(54)(57) СУММАТОР на МДП-транзисторах, содержащий элемент И-НЕ, первый, второй и третий входы которогоподключены к соответствующим .входнымшинам устройства, инвертор и элемент И-ИЛИ-НЕ, о т л и ч а ю щ и йс я тем, что, с целью упрощения устройства и уменьшения мощности потребления, в него введен преобразователь на трех последовательно включенных МДП-транзисторах, выводы питания элемента И-НЕ подключены к первой не, параллельно кажд МДП-транзистору элем ючен дополнительный в резистивном включ ента И-НЕ подключен вору первого МДП-транзистора преобразователя, включенного между второй фазовой шиной и общей шиной, зат-. вор второго МДП-транзистора преобразователя подключен к стоку этого же транзистора, а затвор третьего 1 ЩП-транзистора преобразователя - к первой фазовой шине, исток первого и сток второго МДП-транзисторов преобразователя подключены к входу инвертора, включенного между первой фа- фе зовой шиной и общей шиной, выход которого является выходом нПеренос" устройства, исток второго МДП-транзистора преобразователя подключен к первому входу элемента И-ИЛИ-НЕ, выв дк нзисторов элемента Ищих второй и третийлемента,подключены ск выходу Перенос"оду элемента И1 1101Изобретение относится к вычислительной технике и может быть использовано в устройствах цифровой обработки информации для реализации функций суммы и переноса трех двузначных слагаемых.Известен сумматор, содержащий триэлемента И-ИЛИ-НЕ и три инвертора 1.Недостатком данного устройстваявляется его сложность.Наиболее близким к изобретениюпо технической сущности являетсясумматор на МДП-транзисторах, содержащий элементы И-НЕ, И-ИЛИ-НЕ, ИСКЛЮЧАЮЩЕЕ ИЛИ инвертор четыре повтоУ Ф15рителя, и два элемента ИЛИ-НЕ, входыпервого элемента ИЛИ-НЕ и элементаИ-НЕ подключены соответствено к пер вой и второй входным шинам устройства, выход первого элемента ИЛИ-НЕ20подключен к первому входу второгоэлемента ИЛИ-НЕ и к первому входуэлемента И-ИЛИ-НЕ, выход которогочерез первый повторитель с инверсным входом подключен к выходу "Пере 1325нос устройства, а второй, третийи четвертый входы - соответственнок первой, второй и третьей входнымшинам, выход элемента И-НЕ черезвторой повторитель с инверсным входом подключен к второму входу вто 30рого элемента ИЛИ-НЕ, выход которо- го подключен к первому входу лемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй входкоторого подключен через инвертор итретий повторитель с инверсным вхо- З 5дом х третьей входной шине, а выходчерез четвертый повторитель с инверсным входом - к выходу "Сумма"устройства2 ,Недостатками известного устройст Ова являются его сложность, а такжебольшая потребляемая мощность.Целью изобретения является упрощение устройства и уменьшение мощности потребления.45Эта цель достигается тем, что всумматор на МДП-транзисторах, содержащий элемент И-НЕ, первый, второйи третий входы которого подключенык соответствующим входным шинам устройства, инвертор и элемент И-ИЛИ-НЕ,введен преобразователь на трех последовательно включенных МДП-транзисторах, выводы питания элементаИ-НЕ подключены к первой фазовой 55шине, параллельно каждому ключевомуМДП-транзистору элемента. И-НЕ подключен дополнительный МДП-транзис 863 2тор в резистивном включении, выход элемента И-НЕ подключен к затвору первого МДП-транзистора преобразователя, включенного между второй фа-,зовой шиной и общей шиной, затвор второго МДП-транзистора преобразователя подключен к стоку этого же транзистора, а затвор третьего МДП-транзистора преобразователя - к первой фазовой шине, исток первого и сток второго МДП-транзисторов преобразователя подключены к входу инвертора, включенного между первой фазовои шиной и общей шиной, выход которого является выходом "Перенос" устройства, исток второго МДП-транзистора преобразователя подключен к первому входу элемента И-ИЛИ-НЕ, выводы питания которого подключены к второй фазовой шине, затворы последовательно включенных ключевых МДП-транзисторов элемента И-ИЛИ-НЕ, образующих второй и третий входы этого элемента, подключены соответственно к выходу "Перенос устройства и к выходу элемента И-НЕ, выход элемента И-ИЛИ-НЕ является вьгодом "Сумма" устройства. На фиг. 1 представлена электрическая принципиальная схема устройства, выполненного на МДП-транзисторах на фиг. 2 - вариант выполнения детектора уровня, содержащий преобразователь, инвертор и элемент И-ИЛИ-НЕ.устройство содержит первый, второй и третий входы элемента И-НЕ 1, подключенные соответственно к первой 2,к второй 3 и к третьей 4 входным шинам. Выводы питания элемента И-НЕ 1 подключены к первой фазовой шине 5. Параллельно каждому ключевому МДП- транзистору 6-8 элемента И-НЕ 1 подключен дополнительный МДП-транзистор в резистивном включении соответственно 9-11. Общая точка соединения истока нагрузочного МДП-транзистора 12 элемента И-НЕ и стоков ключевых МДП-транзисторов 6 и 9 этого элемента образует узел 13 с паразитной емкостью С 1. Общая точка соединения истоков МДП-транзисторов б и 9 и стоков МДП-транзисторов 7 и 10 образует узел 14 с паразитной емкостью Ст , общая точка соединения истоков МДП-транзисторов 7 и 10 и стоков МДП-транзисторов 8 и 11 образует узел 15 с паразитной емкостью Ст .) 1 Предлагаемый сумматор выполнен 50 на меньшем числе элементов по сравнению с известным.Вследствие отсутствия цепей протекания сквозного тока уменьшаетсямощность потребления.55 Таким образом, технико-экономический эффект заключается в упроще,нии предлагаемого устройства иуменьшении мощности потребления,3Выход элемента И-НЕ 1 (узел 13).подключен к затвору первого из трех последовательно включенных МДП-транзисторов 16-18, образующих преобразователь 19, включенный между второйфазовой шиной 20 и общей шиной 21.Общая точка соединения истока МДПтранзистора 16, стока и затвора МДПтранзистора 17 образует узел 22 с паразиткой емкостью С , которыйподключен к входу инвертора 23, включенного между первой фазовой шиной 5 и1общей шиной 21. Выход инвертора 23является выходом "Перенос" 24 устройства с паразитной емкостью С 4.Общая точка соединения истока МДПтранзистора 17 и истока МДП-транзис.- тора 18 образует узел 25 с паразитной емкостью С , который подключенк первому входу элемента И-ИЛИ-НЕ 26,Первым входом элемента И-ИЛИ-НЕ 26является затвор первого ключевогоМДП-транзистора 27. Общая точка сое-динения стока этого транзистора иистока нагрузочного МДП-транзистора28 элемента И-ИЛИ-НЕ 26 образуетузел 29 с паразиткой емкостью Скоторый подключен к выходу Сумма30 устройства. Затворы последовательно включенных второго и третьего30ключевых МДП-транзисторов 31 и,32элемента И-ИЛИ-НЕ 26 образуют второйи третий входы этого элемента и под-.ключены соответственно к выходу "Перенос" 24 устройства и к выходу элемента И-НЕ 1. Выводы питания элемента И-ИЛИ-НЕ 26 подключены к второй фазовой шине 20.Устройство работает следующим образом.При поступлении сигнала первой40фазы на шину 5 осуществляется разрядемкости С 5 и заряд емкостей С 1,С , С й С 24 до напряжения А-Ц,где А - амплитуда Фазового напряженияОп - пороговое напряжение МДП 45транзисторов с учетом. влияния подложкиПо окончании сигнала первой фазыемкости С 5 -С разряжаются до оп 15 15ределенного значения напряжения.При отсутствии единичных сигналов на входных шинах 2-4 емкости С -С разряжаются через транэис 13 1торы 9-11. При этом значения остаточного напряжения на емкостях от" личаются на величину О и соответствуют логической тройке, двойке иединице. 863 вВ зависимости от(число единиц иа входах) осуществляется соединение соответствующего числа узлов, что определяет уровень напряжения в узле 13. Если М = О, 1, 2, 3, то соответственно 01 = 0,0,01, О, где О,О 2,01,0 соответственно напряжения уровня логической тройки, двойки, единицы и нуля.Для дешифрации логических уровней достаточно, чтобы они отличались на значение порогового напряжения О(уровень напряжения логи,ческой единицы). При поступлении сигнала второйфазы на шину 20 осуществляется заряд е ости С 9 до напряжения А -Оп,а также вычитайие напряжения логической единицы и двойки из напряжения 01 с помощью транзисторов 16и 17. При этом емкость С заряжается до напряжения 0= 01 - Ц. Поотношению к вектору М = А,1, 2 3наемкости С реализуется вектор(2, 1, О, 0,). Емкость С заряжается до напряжения Од= Оу Ощ чтосоответствует вектору 1, О, О, 0 ).В соответствии со значениями напряжения О 2 осуществляется разряд емкости С 4 и Формирование сигнала переноса (вектор (О, О, 3, 3 . Поокончании сигнала второй Фазы осуществляется разряд емкости С иформирование сигнала суммы.Условия разряДа:ц з:и(и=о,О 1=и 1И=21,При этом на выходе 30 Формируется уровень напряжения логического нуля.Таким образом, в зависимости от числа единиц на входах М= О, 1, 2, 3 на выходах 24 и 30 реализуется соответственно вектор переноса 4 0,0,1,ЭЪ и суммы 40,1,0,1.