Преобразователь последовательного комбинированного кода в параллельный двоичный код

(прототип). Бюл. Ров4;8) тво СС1972.о СССР976 е свидетель 06 Г 11/00, свидетельст 06 Г.5/04,ГОСУДАРСТВЕННЪЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЪПИЙ(54)(57) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО КОМБИНИРОВАННОГО КОДАВ ПАРАЛЛЕЛЬНЫЙ ДВОИЧНЫЙ КОД, содержащий первый, второй и третий регистры, контрольный счетчик, первый элемент И, первый, второй итретий дешифраторы, счетчик и генератор импульсов, первый и второйвыходы которого подключены соответственно к счетному входу счетчика и управляющему входу первого дешифратора, первая, вторая, третьягруппы выходов счетчика подключенысоответственно к группам входовпервого, второго и третьего дешифраторов, первые выходы которых под-.ключены к входам первого элементаИ, выход которого подключен к входам установки нуля первого, второготретьего регистров и контрольногосчетчика, о т л и ч а ю щ и й с ятем, что, с целью расширения функциональных воэможностей за счет возможности реализации преобразованиядвухкоординатного последовательного комбинированного кода, в неговведены коммутатор, второй элементИ; первый и второй элементы сравнения и четвертый дешифратор, выходкоторого подключен к управляющемувходу третьего дешифратора и первому входу второго элемента И, второй вход которого подключен к второму выходу первого дешифратора,третий выход которого и выход второго элемента И являются соответственно прямым и инверсным управляющими выходами преобразоъателя, информационный вход которого подключен к входу коммутатора, управляющие входы которого подключены квыходам третьего дешифратора, а первый, второй, третий выходы коммутатора подключены соответственно квходам синхронизации первого, второго и третьего регистров, группаинформационных входов п рвого регистра соединена с группой выходоввторого дешифратора, вторая группавыходов счетчика соединена с группами информационных входов второгои третьего регистров, четвертаягруппа выходов счетчика соединенас группой входов четвертого дешифратора, выходы первого и второгоразрядов первого регистра соединены с входами первого элемента сравнения, выход которого, выход первого разряда первого регистра, группа выходов второго регистра являются выходами первой координатыпреобразователя, выход контрольного счетчика является выходомошибки преобразователя, счетнЫйвход контрольного счетчика соединенс четвертым выходом коммутатора,выходы третьего и четвертогс разрядов первого регистра соединеныс входами второго элемента сравнения, выход которого, выход третьего разряда первого регистра и группа выходов третьего регистра являются выходами вто-.рой координаты преобразовате10 Щ зователя, информационный вход кототретьего дешифраторов, первые выходы котОРых подкл 10 че 1 ы к вхОдам пер вого элемента И, выход которого подключен к входам установки нуля первого, второго, третьего регистров и контрольного счетчика 2 .Однако такое устройство имеет низкую надежность преобразования, так 0 как на его выходах Формируется двоичный код только для одной коорди наты, и не имеет возможности вырабатывать опросные импульсы для источника последовательного кода, 45 что затрудняет синхронизацию информационных сигналов.Цель изобретения - расширение функциональных возможностей за счет возможности реализации преобразова ния двухкоординатного последовательного комбинированного кода.Поставленная цель достигается тем, что в преобразователь послеЬО- вательного комбинированного кода 55 в параллельный двоичный код, содер 60 Изобретение Относится к ц 1 фровой выч 1 слительной технике и может быть исполЗОванО при построе 11 и преоб- РазОвателей в координатных пу 1 ьтах ввода информации.Известно устройство для преобразования последовательного комбинированного кода в параллельнь 1 й двоичный код, содержащее элементы И, счетчик, дешифраторы. Контрольный счетчик, генератор импульсов, выходы которого через элемент И соединены с входом счетчика и контрольного счетчика, а выходы счет чика соединены с входами дешифратора 1 ).Недостаток известного устройства - ограниченные Функциональные воэ. можности, поскольку оно не вырабатывает систему импульсов синхронизации для сопряженного устройства.Наиболее близким по технической сущности к предлагаемому является устройство для преобразования последовательного комбинированного кода в параллельный двоичный код, содержащее регистры, элемент И, контрольный счетчик, дешифраторы, генератор импульсов, первый и второй выходы которого подключены соответственно к счетному входу счетчика и управляющему входу первого дешифратора, первые, вторые третьивыходы счетчика подключены соответственно к входам первого, второго жащий первый, второй и третий Регист. ры, контрольный счетчик, первыйэлемент И, первый, второй и третий дешифраторы, счетчик и генератор импульсов, первый и второй выходы которого подключены соответственно к счетному входу счетчика иуправляющему входу первого дешифРатора, первая, вторая, третья группы выходов счетчика подключены соответственно к группам входов первого, второго, третьего дешифраторов, первые выходы которых подклю чены к входам первого элемента И, выход которого подключен к входам установки нуля первого, второго, третьего регистров и контрольного . счетчика, введены коммутатор, второй элемент , первый и второй элементы сравнения и четвертый дешифратор, выход которого подключенк управляющему входу третьего дешифратора и первому входу второгоэлемента И, второй вход которого подключен к второму выходу первого дешифратора, третий выход которого и выход второго элемента И являются соответственно прямым и инверсным управляющими выходами преобрарого подключен к входу коммутатора, управляющие входы которого подключены к выходам третьего дешифратора, а первый, второй, третий выходы коммутатора подключены соответственно к входам синхронизациипервого, второго, третьего регистров, группа информационных входовпервого регистра соединена соответственно с группой выходов второго дешифратора, вторая группа выходов счетчика соединена с группами информационных входов второго и третьего регистров, четвертаягруппа выходов счетчика соединенас группой входов четвертого дешифратора, выходы первого и второгоразрядов первого регистра соединены с входами первого элемента сравнения, выход которого, выход первого разряда первого регистра, группа выходов второго регистра являются выходами первой координатыпреобразователя, выходом ошибки преобразования является выход контрольного счетчика, счетный входконтрольного счетчика соединен счетвертым выходом коммутатора, выходы третьего и четвертого разрядов первого регистра соединены с входами второго элемента сравнения,выход которого совместнос выходом третьего разряда первого регистра и группой выходов третьего регистра являются выходами второй координаты преобразователя.На чертеже приведена блок-схема предлагаемого преобразователя,В состав преобразователя входят генератор 1 импульсов, счетчик 2, первый, второй, третий, четвертый дешифраторы 3-6, первый элемент И 7,коммутатор 8, первый, второй, третий регистры 9-11, контрольный15 20 Преобразователь работает следующим образом.Дешифраторы 3 и 4 работают непрерывно, а дешифратор 5 работает только при наличии сигнала на выходе 4125 дешифратора 6, Непрерывная работа ,счетчика 2 вызывает циклическую работу всего устройства. В начале каждого цикла работы появляются сигналы на выходах 30, 33, 38 и 41 дешифраторов 3-6, а вырабатываемый при этом на выходе 42 элемента И 7 сигнал производит установку в "0" регистров 9-11 и контрольного счетчика 12. После этого на входе 59 З 5 в результате воздействия опросныхсигналов на выходах 31 и 47 устройства появляются сигналы двух последовательных комбинированных кодов по числу координат. Комбинирован ный код составлен из 2"-разрядного и унитарного кодов. Кодовые комбинации 0 и 1 2 -разрядного кода приии:2 в порядке возрастания имеют вид: 1000, 1100, 1110, 1111, 0111, 0011, 0001, 0000, Соответствующие им комбинации обычного двоичного кода имеют вид: 000, 001, 010, 011, 100, 101, 110, 111. Г 1 ри и = 2 2 - разрядный код имеет избыточныейкомбинации, а их наличие является признаком неправильного считывания информации. При и = 1 комбинации 2"-разрядного кода имеют вид: 10, 11, 01, 00, а соответствующие им комбинации в обычном двоичном коде имеют вид: 00, 01, 10, 11. Код левого разряда кодовых комбинаций 2"-разрядного кода поступает на вход 59 первым. Для приведенного на чертеже примера реализации преоб разователя и равно 1. 2 -разрядныйикод преобразуется в код младших разрядов, Код старших разрядов на вЫходе преобразователя получается при преобразовании унитарного 65 Единичные сигналы обоих унитарных кодов с выхода 46 коммутатора 8 поступают на счетный вход кэнтрольного счетчика 12, При правильном преобразовании код на его выходе принимает значение, соответствующее числу 2. Сигнал на выходе 58 используется для подтверждения достоверности информации. К выходу 58 может быть подключен элемент индикации.Введение в предлагаемое устройство новых узлов и связей приводит 1 по сравнению с известным устройством к повышению надежности преобразования кода и расширению функциональных возможностей. сравнения. Позициями 16-46 обозпаче ны выходы и входы преобразователя: 47-58 - выходы преобразователя, 59 - информационный вход преобразователя.Вход 16 является счетным входом счетчика 2, а входы 17 и 41 - управляющими входами дешифраторов 3 и 5 соответственно. Выход 42 элемента И 7 соединен с входами сброса регистров 9-11 и контрольного счетчика 12. Выходы 43-45 коммутатора соединены с входами синхронизации регистров 9-11, а выход 46 коммутатора соединен со счетным входом контрольного счетчика 12. Выходы 31 и 47 являются управляющими выходами преобразователя, выходы 48-52 и 53-57 являются соответственно выходами первой и второй координаты преобразователя,кода, комбинации которого имеютвид; 10000000, 01000000, 00100000,00010000, 00001000, 00000100,00000010, 00000001, Соответствующиеим комбинации обычного двоичногокола имеют вид: 000, 001, 010, 011,100( 101 р 110 111Остальные комбинации унитарногокода являются избыточными и появляются только при неправильном считывании информации. Код левого разряда кодовых комбинаций унитарногокода поступает на вход 59 также первым,В момент действия импульсов навыходе 38 дешифратора 5 и выходах34 и 35 дешифратора 4 на вход 59поступает 2" - разрядный код Х, егоединичные сигналы проходят черезкоммутатор 8 и с его выхода 43 воздействуют на вход синхронизации регистра 9, пропуская в первые дватриггера код с выходов 34 и 35 дешифратора 4, В момент действия импульсов на выходе 38 дешифратора ивыходах 36 и 37 дешифратора 4 навход 59 поступает 2 -разрядный кодиего единичные сигналы также появляются на выходе 43 коммутатора 8,но пропускают в третий и четвертыйтриггеры регистра 9 код с выходов36 и 37 дешифратора 4.В момент действия импульса навыходе 39 дешифратора 5 на вход 59поступает унитарный код Х, его единичный сигнал проходит через коммутатор 8 и с его выхода 44 воздействует на вход синхронизации регистра 10, пропуская в него соответствующий код с выходов 21, 22 и 23счетчика 2,В момент действия импульса навыходе 40 дешифратора 5 на вход59 поступает унитарный код У, егоединичный сигнал проходит черезкоммутатор 8 и с его выхода 45 поступает на вход синхронизации регистра 11, пропуская в него соответствующий код с выходов 21, 22 и 23счетчика 2,11078424 В предлагаемом устройстве дополнительно формируется код для двух координат с помощью общих узлов. Кроме того, возможность формирования двух опросных импульсов упроСоставитель М. Аршавский ктор С. Пекарь Техред М.Кузьма Корректор О. Тигордписно 4/5 лиал ППП "Патен роектная г, Ужгород, ул аказ 964/42 Ти ВНИИПИ Государстве по делам изобре 113035, Москва, Жж 699ого комний и оРаушска щает временную привязку входных информационных сигналов к сигналамустройства, что также повышает надежность преобразования кода,ета рыт наб