Цифровой коррелятор

(19) (11) 3(50 Ц 0615/33 ПИСАНИЕ ИЗОБРЕТЕНИ ГОСУДАРСТВЕННЫИ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ К АВТОРСКОМ,/ СВИДЕТЕЛЬСТ(71) Куйбышенский институт инженеров железнодорожного транспорта (53) 621.323(0888)(56) 1. Дж,Элтон. 64-разрядный коррелятор-шаг вперед в области цифровой обработки сигналов, 1 Электроника, 1981, т. 4, 9 14, с.41-49 (прототип).(54)(57) ЦИФРОВОЙ КОРРЕЛЯТОР, содержащий регистр эталона, сдвиговый вход которого является первым информационным входомкоррелятора, а разрядные выходы соединены с соответствующими входами буферного регистра эталона, разрядные выходы которого соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ группы, вторые входы которых подключены к соответствующим разрядным выходам регистра исходного сигнала, сдвиговый вход которого является вторым информационным входом коррелятора, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ группы соединены с первыми входами соответствующих элементов И первой группы, состоящей из .п элементов,нторые входы которых подключены ксоответствующим разрядным выходамрегистра маски, сдвигоный вход которого является третьим информационным входом коррелятора, выходы элементов И перной группы соединены ссоответствующими входами первогосумматора, выход которого являетсяпервым выходом коррелятора, о тл и ч а ю щ и й с ятем, что, сцелью расширения класса решаемых задач, в него введены второй сумматор,элемент И и вторая группа (П - 1)элементов И, первые входы которыхподключены к выходам одноименных(кроме и -го) элементов И первой группы, второй вход каждого ( - го элемента И(=1, П - 1) второй группыподключен к выходу+1)-го элемента И первой группы, выходы элементов И второй группы подключены к соответствующим входам вычитания второго сумматора, нход сложения которого подключен к выходу элементаИ, управляющий вход которого подклю -чен к выходу старшего разряда буферного регистра эталона, а информационный вход - к выходу первого сумматора, выход второго сум)чатора является вторым выходом коррелятора, 1076914Указанная цель достигается тем, что в цифровой коррелятор, содержащий нходной регистр эталона, сдвиговый вход которого является перным информационным входом коррелятора, а разрядные выходы соединены с соотнетствующими входами буферного регистра эталона, разрядные выходы ко торого соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, вторые входы которых подключены к соответствующим разрядным выходам регистра исходного сигнала, сдвиговый вход 40 которого является вторым информационным входом коррелятора, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ группы соединены с первыми входами соответствующих элементов И первой группы 45 состоящей из И элементов, вторые входы которых подключены к соответствующим разрядным выходам входного регистра маски, сдвиговый вход которого является третьим информационным входом коррелятора, выходы элементов И первой группы соединены с соотнетствующими входами первого сумматора, выход которого является первым выходом коррелятора, нведены второй сумматор, элемент Й и вторая группа (И) элементов И, первые входы которых подключены к выходам одноименных (кроме и -го) элементов И первой группы, второй вход каждого-го элемента И ( 1 1, П -1) второй группы 60 подключен к выходу 1 +1-го элемента И первой группы, выходы элементов И второй группы подключены к соответствующим входам вычитания второго сумматора, вход сложения которого 65 Изобретение относится к. Устройствам автоМатики и вычислительной техники, в частности к устройстнам статистической обработки сигналов, иможет найти применение для построения статистических анализаторов сиг 5налов, используемых в автоматизированных системах научных исследований,в информационно-поисковых системахи технике связи,Наиболее близким к предлагаемому 10устройству является цифровой коррелятор, содержащий входной регистрэталона, буферный регистр эталона,группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ,нходной регистр сигнала, регистр маски, группу элементов И и сумматор (.11,Недостатком известного устройства является отсутствие нозможностиопредел е ни я количе ст в а сн я з ных уч астков корреляции между анализируемой и эталонной последовательностямиЦель изобретения - расширениекласса решаемых задач за счет определения количества связных участковкорреляции между эталонной и анализируемой последовательностями,подключен к выходу элемента И, управляющий вход которого подключенк выходу старшего разряда буферногорегистра эталона, а информационныйвход - к выходу первого сумматора,выход нторого сумматора являетсявторым выходом коррелятора,На чертеже представлено предлагаемое устройствоКоррелятор содержит входной регистр 1 сигнала, входной регистр 2эталона, буферный регистр 3 эталона,входы которого соединены с соответствующими разрядными выходами входного регистра 2 эталона, входнойрегистр 4 маски, группу элементовИСКЛ)0 ЧАЮЩЕЕ ИЛИ-НЕ 5, первые и вторые входы которых соединены соответственно с разрядными выходамибуферного регистра 3 эталона ивходного регистра 1 сигнала, первуюгруппу из И элементов И 6, первыевходы которых подключены к выходамсоответстнующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 5 группы, а вторые входы - к соответствующим разряднымвыходам входного регистра 4 маски,первый сумматор 7, нходы которогоподключены к выходам соответствующих элементон И б первой группы,вторую группу из И - 1 элементон И 8,выходы которых соединены с соответствующими входами вычитания второгосумматора 9, вход сложения которогоподключен к выходу элемента И 10,управляющий вход которогб подключенк выходу старшего разряда буферногорегистра 3 эталона; а информационный вход - к выходу первого сумматора 7, выход которого янляется первым выходом коррелятора. Первые входы элементов И 8 второй группы подключены к выходам одноименных элементов И б первой группы, а второйвход каждого-го элемента И В второй группы ( 1 =1, И -1), подключенк выходу 1 +1-го элемента И б первой группы.Сдниговые входы входного регистра 2 эталона, входного регистра 1сигнала и входного регистра 4 маскиявляются соответственно первым, вторым и третьим информационными входами коррелятора,Устройство работает следующимобразом,Исследуемая строка вдвигается нвходной регистр 1 сигнала. В входной регистр 2 эталона вдвигаетсяэталонная строка, а во входной регистр 4 маски - код маски, Послеэтого содержимое входного регистра 2эталона переписывается параллельнымкодом в буферный регистр 3 эталона, Цепи для прохождения тактовых сигналов сдвига регистров 1-4 управления переписью содержимого регистра 2в регистр 3, цепи управления сбросомрегистров и сумматоров и цепи управляющих сигналов, (не показаны), Определение функции корреляции в устройстве осуществляется путем последовательного сдвига содержимого буферного регистра 3 эталона и пораз- .рядного сравнения значения входногорегистра 1 сигнала и буферного регистра 3 эталона, при помощи элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 5, выходы которых поступают на первый сумматор 7 1 Очерез элементы И б, управляемые кодом маски. На выходе первого сумматора 7 получается двоичное слово,которое представляет собой числоразрядов входного регистра 1 сигнала и буферного регистра 3 эталона,совпадающих для текущего такта синхронизации регистров с учетом кодакорреляционной маски их вмодногорегистра 4 маски, который определяет 20те разряды, для которых выполнениесравнений не требуется. В эти разря(ды входного цегистра 4 маски записаны 0 и поскольку выходы входного регистра 4 маски соединены с вторыми входами элементов И б, на первые входы которых поступают сигналы с выходов элементов ИСКЛЮЧАЮЩЕЕИЛИ-НЕ 5, то маскированные разрядыне достигают первого сумматора 7,. Далее процесс вычисления функциикорреляции повторяется для каждогопоследующего такта сдвига буферногорегистра 3 эталона, Одновременно свычислением функции корреляции накаждом такте элементами И 8, вторымсумматором 9 и элементом И 10 вычисляется количество связных участковкорреляции исследуемой и эталоннойпоследовательности, для чего выходные сигналы с каждой пары соседних 40элементов И б первой группы подаютсяна входы элементов И 8 второй группы,Так на входы первого элемента И 8 поступают сигналы с выходов первого и второго элементов И б, на входы второго элемента И 8 - сигналы с выходов второго и третьего элементов И б и т.д, Такое подключение обеспечивает получение на выходах элементов И 8 такое количество 0, кото. рое меньше количества единиц с выходов элементов И б точно на число связных участков, Поэтому выходы элементов И 8 соединены с соответст вующими входами сумматора 9, который подсчитывает со знаком минус общее количество 1 на выходах элементов И 8. В конце такта на этот же сумматор 9 через элемент И 10 подсум 60 мируется со знаком плюс выходное значение кода из сумматора 7, Таким образом, на выходе сумматора 9, являющимся вторым выходом коррелятора, образуется код количества связных65 участков корреляции анализируемой и эталонной последовательностей при текущем положении относительного сдвига.П р и м е р. Пусть анализируемая и эталонная последовательности таковы, что на некотором такте сдвига с выходов элементов И б снимается код корреляции следующего вида: 1111111 , 100О, имеющий один связный участок корреляции и дающий на выходе сумматора 7 значение, равное б , Перенумеруем единичные разряды в коде корреляции следую щим образом; 1,2,3,4,-1, 4+1у б еТогда количество единиц ), снимае мое с ныходон элементон И 8 будет5 -1, так как на входы каждого-го элемента И 8 при всех значени. яхот 1 до ( 5 -1) будет поступать по дне единицы, а 5 -й элемент И 8 группы будет иметь на своем выходе значение нуль, так как нулевое значение сигнала будет подано на его вход, связанный с входом ( 5 +1) - го элемента И б группы.В такой ситуации с выхода сумматора 9 будет сниматься код К=с -). б в (5 - 1):1. Замена значения первого или 5 -го (т.е, крайних) разрядов в коде корреляции с единицы на нуль не изменит значения К, так как 5 и ) одно временно уменьшатся на одно и то же количество единиц.Однако изменение на противоположное ( с 1 на 0 ) значения -го разряда н коде корреляции увеличивает количество связных участков, а следовательно, К на единицу.При этом на сумматор 7 поступит ) - 1) единиц, а на сумматор 9 (Б-З) единиц, так как на выходах (- 1) -го,-го и (5-1)-го элементов И 8 будут нулевые значения сигналов. Тогда на выходе сумматора 9 будет следующ щий код: К: (б - 1) - (5-3) - 2.Далее те же самые рассуждения можно повторить для каждого из полученных участков и доказать тем самым правильность реализации для Хаз, К:4 и т.д.Предлагаемое устройство реализуется из стандартных блоков и модулей и может быть выполнено как снерхбольшая интегральная схема.Испольэонание в предлагаемом устройстве новых элементов: группы элементов И 8, сумматора 9 и элемента И 10 обеспечивает получение дополни тельной оценки корреляции - количества связных участкон коррелирующих разрядов, что позволяет и свою очередь для целого ряда задач повысить достоверность принятия решений и ускорить обработку информации.1076914Составитель А,Иванова Редактор Н,Ковалева Техред С,Легеэа Корректор О,Билак Заказ 750/46Тираж 699 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5Филиал ППП Патент, г.ужгород, ул.Проектная, 4