Устройство для фазовой синхронизации

/02 З(51) Н САНИЕ ИЗОБРЕТЕ Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ство СССР.1980во СССР1976 я ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(56) 1, Авторское свидетельР 866771, кл. Н 04 Ь 7/02,2. Авторское свидетельстР 613511, кл. Н 04 Ь 7/02,прототип) .54)(57) УСТРОЙСТВО ДЛЯ ФАЗОВОЙСИНХРОНИЗАЦИИ, содержащее последовательно соединенные задающий генератор и линию задержки, выходыкоторой подсоединены к первым входам соответствующих элементов И,а также счетчик, синхронизатор иэлемент ЙЛИ,о т л и ч а ю щ е е с тем, что, с целью повьыения помехоустойчивости, введены последовательно соединенные блок счетчиков,блок памяти и мультиплексор, к другим входам которого подключены соответствующие выходы линии задержки,выходы элементов И подсоединены ксоответствующим входам блока счетчиков, к управляющему входу которогоподключен выход счетчика, к первомувходу которого и вторым входнмэлементов И подключен выход синхронизатора, а управляющий выход элемента ИЛИ подсоединен к второму входусчетчика и управляющему входу блокапамяти, входы которого подключенык соответствукщим входам элементаИЛИ.Изобретение относится к электросвязи и может использоваться длявыделения тактовой частоты иэ принимаемого дискретного сигнала.Известно устройство дискретнойФаэовой автоподстройки частоты, 5содержащее последовательно соединен ные задающий генератор, линию задержки, блок элементов И, элемент ИЛИ,делитель, фазовый дискриминатори триггер, выходы которого подсоеди Оиены к другим входам блока элементовИ, к дополнительным нходам которогоподключен выход задающего генераторачерез последовательно соециненныеблок фазового сднига и дополнительную линию задержки 1,Недостатком данного устройствадискретной фазовой автоподстройкичастоты является,то, что при наличиипомех на входе фазового детекторакоррекция Фазы выходного сигналаосуществляется с большой фазовойпогрешностью.Наиболее близким техническим решением к изобретению является устройство для фазовой синхронизации,содержащее последовательно соединенные задающий генератор и линию задержки, выходы которой подсоединенык первым входам соответствующихэлементов И, а также счетчик, синхронизатор и элемент ИЛИ, выходкоторого через последовательносоединенные делитель частоты и фазоный дискриминатор подсоединенк соответствующим входам счетчика,выходы которого через дешифраторподсоединены к вторым входам элементов И, при этом выход синхронизатора подсоединен к второму входу фазового дискриминатора 2,40Однако коррекция фазы выходногосигнала производится после приходакаждого внешнего синхроимпульса,поступающего с синхронизатора,поэтому при нарушении канала связи, 45т.е. при воздействии интенсивныхпомех или при глубоких замиранияхсигнала, импульсы синхронизаторане будут соответствовать действительным значениям границ передаваемых посылок, а будут иметь случайный характер, что приводит в результате к срывам синхроннзма.Цель изобретения - повышениепомехоустойчивости. 55Поставленная цель достигаетсятем, что в устройство для фазовойсинхронизации, содержащее последовательно соединенные задающийгенератор и линию задержки, ныходыкоторой подсоединены к первым входам соответствующих элементов И,а также счетчик, синхронизатор иэлемент ИЛИ, введены последовательно соединенные блок счетчиков, 65 блок памяти и мультиплексор, к другим входам которого подключены соответствующие выходы линии задержки, выходы элементов И подсоединены к соответствующим нходам блока счетчиков, к управляющему входу которого подключен ныход счетчика, к первому входу которого и нторым нходам элементон И подключен выход синхронизатора, а управляющий выход эле-. мента ИЛИ подсоединен. к второму входу счетчика и управляющему входу блока, памяти, входы которого подключены к соответствующим входам элемента ИЛИ.На фиг.1 предстанлена блок-схема устройства дня Фазовой синхронизации," на фиг.2 - временные диаграммы, поясняющие его работу.Устройство для фазоной синхронизации содержит задающий генератор 1, линию 2 задержки, элементы И 3, синхронизатор 4, счетчик 5, элемент ИЛИ б, блок 7 счетчикон, блок 8 памяти и мультиплексор 9.Устройство для фазовой синхронизации работает следующим образом.Последовательность импульсов фиг.2 а ) задающего генератора 1 поступает на вход линии 2 задержки которая может быть выполнена на регистре сдвига. ПоследовательностиЧ,(фиг,2 а,б,в) на отводах линии 2 задержки сдвинуты по Фазе друг относительно друга на величину б , равную длительности импульсов последовательности Ц . При этом период следования Т импульсов последовательности должен соответствовать длительности тактового интервала передаваемого дискретного сигнала, а число используемых отводов линии 2 задержки должно быть равно величине 0 7 сЭг 1 ементы И 3 обеспечивают подключение узких импульсон синхронизатора 4, представляющих собой результаты измерения фазы принимаемых импульсов дискретного сигнала, к соответствующим входам блока 7 счетчиков, в момент совпадения на их входах импульсов синхронизатора 4 фиг.2 ж) и импульсов соответствующих последова+ельностей ликии 2 задержки (фиг.2 а,б,в) . Блок 7 счетчиков может представлять собой набор о. отдельных счетчиков управляющие входы которых объединены, а емкость каждого равна Гл, Если н течение следсвания импульсов синхронизатора 4, подсчет которых ведется счетчиком 5, с емкостью равной и и и импульсов поступят на-ый вход блока счетчиков (фиг.2 г, то на соответствующем его выходе появится импульс фиг,23в момент времени 1, который запоминается блоком В памя 10 б 28795 0 25 30 35 40 ти н виде-го номера. Блок 8 памяти может лредставлять собой, например, набор триггеров типа " б",информационные входы которых подключены к соответствующим выходамсчетчиков, а запись информации осуществляется в момент поступлениязадержанного по времени импульсас выхода элемента ИЛИ б на счетныевходы триггеров. Далее в блоке 8памяти информация на выходе соответствующего триггера шифрируетсяв виде-го номера, поступает науправляющий вход мультиплексора 9и обеспечивает подключение на выход устройства импульсной последовательности-го выхода линии 2задержки вместо предыдущего (фиг.2 з)Одновременно импульс с-го выходаблока 7 счетчиков через элементИЛИ б производит установку счетчика 5 н последнее 61 -состояние,при котором на его выходе Формируется импульс (фиг,2 е), устанавливающий в нуль блок 7 счетчиков. С приходом последуяцего импульса синхронизатора 4 счетчик 5 начинает счетзаново, и процесс анализа повторяется. Если при поступлении П импульсовсинхронизатора 4 на вход счетчика5 ни на один вход блока 7 счетчиковне поступило М импульсов, то послеприхода И -го импульса синхронизатора 4 блок 7 счетчиков устанавливается в нуль выходным импульсомсчетчика 5 фиг.2 е, момент времени 1). С приходом ( и+1) -го импульсасинхронизатора 4 счетчик 5 начинаетсчет заново, при этом фаза выходного сигнала устройства для фаэонойсинхронизации не меняется, так какблок 8 памяти не производит перезапись входной информации,ТаКим образом, коррекция Фазывыходного сигнала устройства дляфазовой синхронизации может производиться Только в том случае, когдав процессе П измерений фазы принимаемого сигнала М измерений совпадут с истинными значениями фазыэтого сигнала. Для обеспечения однозначного выбора иэпоследовательностей последовательности 9;совпадающей по фазе с определеннойточностью с истинным значением Фазыпринимаемого сигнала, необходимочтобы ФУ 0,5 П, т.е. чтобЫ емкостькаждого счетчика блока 7 счетчиковбыла больше половины емкости счетчика Б. Технико-зкономическая эффективность устройства для фазовой синхронизации по сравнению с иэвестньви заключается н воэможности обеспечить требуемую помехоустойчивость выделения тактовой частоты иэ принимаемого сигнала за счет того, чтов процессе п измерения Фазы принимаемого сигнаЛа за истинные принимаются только те в измерений, которые с определенной точностью совпадают с фазой импульсов одной из пос" ледонательностей, формируемых н устройстве для фаэовой синхронизациив качестве 0 эталонов фазы тактовойчастоты принимаемого сигнала, Такжепреимуществом предлагаемого устройстна для Фазоной синхронизации является то, что время вхождения всинхронизм не зависит от начальнойрасстройки фазы выходных синхроимпульсов устройства для фазовой синхронизации и принимаемого сигналаи запоминается фаза принимаемогоинформационного сигнала, что особенно важно при работе короткимисеансами сняэи в каналах с эамираниями, вызывающими перерывы связи,а также при длительном воздействиина входе приемного устройства мощных помех,1062879 Фиг.2 Составитель Т. Поддубнякедактор Н. Данкулич Техред А,Бабинец Корректор Г. Решетни дписноеР Филиал ППП "Патент", г. Ужгород, ул. Проектная,каэ 10262/59 Тираж ВНИИПИ Государственно по делам иэобретени 113035, Москва, Ж, 677 П комитета СС и открытий аушская наб.