Номер патента: 1043680

Авторы: Коробейников, Кургаев

ZIP архив

Текст

Дь М ОЪ ОО ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТК ПИСАНИЕ ИЗОБ ОРСКОМУ СВИДЕТЕЛЬСТВ(72) В,Н.Коробейников и А.ф. Кургаев (71) Ордена Ленина институт кибернетики АН Украинской ССР(56) 1.Управляющие вычислительные машины в АСУ технологическими пр цессами. Под ред. Т.Харрисона, т.1, М фМир", 1975, с.409-410, фиг,5 52. Громов Г.Г. Использование цифроаналогового комплекса для вывода графической информации на электроннолучевую трубку. "Автоматика и вычислительная техника", 11 1, 1916, с 59-66.3, Малиновский Б.Н. , Коробейников В.Н. Устройство отображения графической информации.-"Механизация и автоматизация управления", У 2, 1972, с.35-374 Авторское свидетель СРИ 480094, кл. 6 06 К 7/10 (прбтотип).(54)(51) ИНТЕРПОЛЯТОР, содержащий выходной интегратор, выход которого является выходом интерполятора и подключен к первому входу первого сумматора, второй вход которого является входом интерполятора, а выходсумматора через первый ключ соединен с входом первого аналогового запоми" нающего устройства, группу сумматоров,группу ключеи и группу аналоговых запоминающих устройств, выход каждогоиэ которых подключен к первому входусоответствующего интегратора со сбросом, другими входами подключенногок выходам всех последующих аналоговых запоминающих устройств группы ик выходу последующего интегратора сосбросом, выход каждого сумматора группы через соответствующий ключ группысоединен с входом соответствующегоаналогового запоминающего устройствагруппы, первый и второй входы первого сумматора группы соединены соот"ветственно с выходом первого аналогового запоминающего устройства ипервого сумматора, а первый и второйвходы остальных сумматоров группыподключены соответственно к выходупредыдущего аналогового запоминающего устройства группы и выходу предыдущего сумматора группы, о т л ич а ю щ и й с я тем, что, с цельюповышения точности воспроизведения .функции внутри интервалов интерполи:рования, в интерполятор введены дополнительный ключ и дополнительныйсумматор, входы которого соединеныс выходами всех аналоговых запоминающих устройств и с выходом первогоинтегратора со сбросом, а выход до-,полнительного сумматора через дополнительный ключ подключен к входу.выходного интегратора.1 10Изобретение относится к вычислительной технике.Известно устройство воспроизведения функций многих переменных, реализующее кусочно-постоянную аппроксимацию и содеражащее регистр, к выходукоторого подключены цифроаналоговыепреобразователи. Входы регистра подключены к выходу ЭВИ, а выходы цифроаналоговых преобразователей черезкоммутатор подключены к входам аналоговых запоминающих устройств. Число цифроаналоговых преобразователейравно числу переменных, а разряд"ность регистра - сумме разрядностей этих же переменных Г 1 3.Недостатками этого устройства являются высокие затраты оборудования и низкая точность воспроизведения Функций, обусловленная кусочно-постоянной аппроксимацией функций,Известно также устройство, реализующее воспроизведение Функций ку% сочно-линейными отрезками и содержащее регистр, соединенный с параллельными цепочками, каждая из которых состоит из цифроаналогового преобразователя, выход которого через времязадающий резистор подключен ко входу параллельно соединенных операционного усилителя, времяэадающего конденсатора и ключа. Времяэадающие резисторно-конденсаторные цепочки и операционные усилители составляют интеграторы, выходы которых являются выходами устройства, входом которого являются входы регистра2 3Недостатками этого устройства являются высокие затраты оборудования и низкая точность воспроизведения функций, связанная с высокой инструментальной погрешностью, состо ящей в накоплении ошибок интегрирования от интервала к интервалу интегрирования, а также с высокой методической погрешностью, обуслов- ленной аппроксимацией функций кусочно-линейными отрезками.Накопление инструментальной погрешности интерполирования устраняется в интерполяторе, использующем отрицательную обратную связь для компенсации на каждом последующем шаге ошибок интегрирования, накопленных на предыдущем шаге интерполирования. Устройство содержит регистр, выходы которого подключены ко входам параллельных цепочек, каж 50 55 Недостатком известного устройства. является низкая точность воспроизведения функций внутри интервалов интерполирования, связанная с тем, что процесс запоминания приращений функции в аналоговых запоминающих устройствах происходит одновременно с процессом интегрирования этих при- ращений интеграторами. ч 3680дая из которых состоит иэ последовательно соединенных цифроаналогового преобразователя, сумматора, ключа,аналогового запоминающего устройстваи интегратора, выход которого подключен ко второму входу сумматора. Выходы интеграторов являются выходамиустройства, Каждая параллельнаяцепочка представляет собой последова" 10 .тельно соединенные цифроаналоговыйпреобразователь и линейный интерполятор Г 3В данном интерполяторе устраненонакопление инструментальной погрешности интерполирования, однако добавляется дополнительная инструментальная погрешность внутри каждогоиз интервалов интерполирования,Наиболее близким по технической 20 сущности к предлагаемому являетсяинтерполятор, содержащий выходнойинтегратор, выход которого являетсявыходом устройства и подключен кпервому входу сумматора первой д 5 цепочки, причем второй вход является входом интерполятора, а выходчерез ключ соединен со входом аналогового запоминающего устройства,вторую и другие цепочки последовательно соединенных сумматора, ключа,аналогового запоминающего устройства и интегратора, между входом ивыходом которого подключен ключ при.чем входы сумматора второй цепочкиподключены к выходам сумматора и 35аналогового запоминающего устройствапервой цепочки, входы сумматора каждой последующей цепочки подключены к выходам сумматора и аналогового запоминающего устройства предыдущейцепочки, выход интегратора последующей цепочки соединен со входом интегратора предыдущей цепочки, чьи другие входы подключены к выходам аналоговых запоминающих устройств, выходы которых и выход аналогового запоминающего устройства первой цепочки подключены ко входам выходного интегратора4 3,3 10436Целью изобретения является повышение точности воспроизведения функции внутри интервалов интерполирования.Для достижения поставленной цели в интерполятор, содержащий выходнойинтегратор, выход которого является выходом интерполятора и подключен к первому входу первого сумматора, второи вход которого является входОм интерполятора, а выход сумматора че 10 рез первый ключ соединен со входомпервого аналогового запоминающего 1 устройства, группу сумматоров, груп" пу ключей и группу аналоговых запоминающих устройств, Выход каждого 15 иэ которых подключен к первому входу соответствующего интегратора со сбросом , другими входами подключенного к выходам всех последующих аналоговых запоминающих устройств группы и к выходу последующего интегратора со сбросом , выход каждого сумматора группы через соответствующий ключ группы соединен со входом соответствующего аналогового запоминающего 25 устройства группы, первый и второй входы первого сумматора группы соединены соответственно с выходом первого аналогового запоминающего уст" ройства и первого сумматора, а первыйш и второй входы остальных сумматоров группы подключены соответственно к выходу предыдущего аналогового запоминающего устройства группы и выхо ду предыдущего сумматора группы, введены дополнительный ключ и дополнительный сумматор, входы которого соединены с выходами всех аналоговых запоминающих устройств и с выходом первого интегратора со сбросом, а выход дополнительного сумматора через дополнительный ключ подключен ко входу выходного интегратора.На чертеже дана функциональная схема предлагаемого интерполятора.Интерполятор содержит первыйсумматор 1, первый ключ 2,группу сумматоров 3, группуключей 4, .первое аналоговое запоминающее устройство 5, группу 50аналоговых запоминающих устройств б,интеграторы 7 со сбросом, дополнительный сумматор 8, дополнительныйключ 9, выходной интегратор 10, ключ11 интегратора 7 со сбросом. 55Выход выходного интегратора 10соединен с первым входом первогосумматора 1,выходы первого сумматора 8041,и сумматоров 3 группы через ключи 2 и 4 соответственно соединены со входамии аналоговых запоминающих устройств 5 и 6 соответственно. Выходы аналоговых запоминающих устройств б группы подключены ко входам дополнительного сумматора 8 и входам интеграторов 7 со сбросом. Выход дополнительного сумматора 8 через дополнительный ключ, 9 подключен ко входу выходного интегратора 10.Интерполятор работает следующим образом,В исходном состоянии ключи 2,4 и 9 интерполятора разомкнуты, а ключи 11 замкнуты.Входное напряжение Ое поступает на вход первого сумматора 1 и вычитается с напряжением, поступающим с выхода выходного интегратора 10. На выходе первого сумматора 3 группы формируется разность между выходными напряжениями сумматора 1 и аналогового запоминающего устройства 5. На выходе последнего сумматора 3 группы формируется разность между выходными напряжениями сумматора 3 и аналогового запоминающего устройства б предыдущей цепочки. Таким образом, на выходах сумматоров 1 и 3 интерполятора устанавливанапряепропорциональные йриращениям(ЬО, а 201 йпО) аппроксимируемой функции ХД):1ех вЬх0 = О =ОДМ 12 11.) = О =О -О8(п)п (П После этого замыкается последний ключ 4 группы. Напряжение с выхода последнего сумматора 3 группы (РО) записывается через открытый ключ в аналоговое запоминающее устройство 6. Через время 1 М Г Т - постоянная времени заряда аналогового запоминающего устройства 6), достаточное для заряда аналогового запоминающего устройства 6; последний ключ 4 размыкается,на время т 1,замыкается предпоследний ключ 4 интерполятора и в соответствующее аналого. вое запоминающее устройство 6 этой цепочки запоминается(щ) приращение (й " О).Спустя время (гп)( ег -Составитель С.Белана Техред Ж.Кастелевич Корректор А.Тяск Редактор Н.Его340/53. ВНИИПИпо 113035,Тираж 706сударственного комитет делам изобретений и от осква, Ж, Раушска Заказ писно ССС ыти наб д,4/5 ород, ул. Проектная, 4 лиал ППП "Патент", г. У В 1043680Ф число цепочек, равное порядку интер",ном Ньютона е-го порядка) поведение ,полирования от, момента поступления Функций.входного сигнала замыкается на время.ключ 2 и запоминается первое при- После окончания цикла интерполиращение ( 6 О) в аналоговом эапоми-рования ключи 11 замыкаются, а ключ 1нающем устройстве 5. 9 размыкается. Начинается цикл записиТаким образом, в аналоговых запо- приращений Функций в аналоговые запомиминающих устройствах 5 и 6 интерполя" поминающие устройства, после окончатора оказываются записанными все ния которого опять идет цикл интерпо(от первого до а-го) приращения ап- О .,лирования.проксимируемой Функции, Описанный процесс работы интерпо"Затем на время Т, равное постоян- лятора повторяется. ной времени интеграторов 7 и 10 Точность интерполятора повышена размыкаются ключи 11 и замыкаются за счет разделения во времени процес-, ключи 9. В течение этого времени ин 1 сов запоминания приращений аппрокситерполятор восстанавливает нели- мируемых Функций и интегрирования нейными отрезками напряжения (поли" этих приращений.

Смотреть

Заявка

3236574, 09.01.1981

ОРДЕНА ЛЕНИНА ИНСТИТУТ КИБЕРНЕТИКИ АН УССР

КОРОБЕЙНИКОВ ВАЛЕРИЙ НИКОЛАЕВИЧ, КУРГАЕВ АЛЕКСАНДР ФИЛИППОВИЧ

МПК / Метки

МПК: G06G 7/30

Метки: интерполятор

Опубликовано: 23.09.1983

Код ссылки

<a href="https://patents.su/4-1043680-interpolyator.html" target="_blank" rel="follow" title="База патентов СССР">Интерполятор</a>

Похожие патенты