Устройство для вывода информации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 3618 А 4 6ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ,ИЗ РЕТ И е " .:о": ыЙма :"й а ВУ АВТОРСНОМУ С ема мм д (21) 3391632/18-24 ляющие входы блока буферной памяти, (22) 14.04.82 входы формирователя импульсов и (46 ) 23. 09. 83. Бюл Р 35 первого элемента задержки являются (72) Р,М,-Г,Алиев и Г.И. Болдырев управляющим входом устройства, вы- (71) Азербайджанский научно-иссле-, ход формирователя импульсов соедидовательский институт энергетикиней с, первыми. входами первого эле-. им. И.Т. Есьмана мента ИЛИ и счетчика байтов, выход (53) 681.327(088.8) первого элемента задержки соединен (56) 1. Авторское свидетельство СССР: с первыми входами второго и третье 436385, кл 0 06 Г 3/04, 1974,, го элементов ИЛИ, информационные2 Электронная вычислительная , . входы блока памяти являются соответмашина "Электроника 60 й 15 ВМ. " ствующими информационными. входами Техническое описание 2.791.004. ТО. ,устройства, а выходы подключены к Производственно-издательский отделсоответствующим входам блока сопря-. ЦНИИ "Электроника". М., 1980, жения с печатью, другой выход Форс. 164-182 (прототип ). мирователя сигналов соединен с пер- (54)(57)УСТРОЙСТВО ДЛЯ,ВЬВОДА ИН- . вым входом элемента И, с вторым а ФОРМАЦИИ содержащее регистр, первый входом первого элемента ИЛИ и через вход которого является управляющим : . второй элемент задержки с вторыми . входом устройства, а выход - управ- . входами регистра и второго элемента лю 0 щвм вщходсм устройства, фермере" йдй, выход которого в выход дервото ватель сигналов, один выход которо- элемента ИЛИ подключены к соответго подсоединен,к управляющему входуствующим входам Формирователя адреблока сопряжения с печатью, выход "са, выход которого соединен с инкоторого является соответствующим формационным входом блока буферной информационным выходом устройства, .памяти, один выход Формирователя о т л и ч а ю щ е е с я, тем, что,. сигналов подключен к второму входу с целью пбвышения быстродействия . счетчика байтов, выход которого устройства, в него введены с перво- через элемент совпадения подключен го по третий элементы ИЛИ, первый . .к второму входу элемента И , выход и.второй элементы задержки, форми- , :которого соединен с вторым входом рователи импульсов и адреса, счетчиК третьего элемента ИЛИ, выход кото- байтов, элемент совпадения; блок : , рого подключен к.входу формироватебуферной памяти и элемент Йу управ-:ля сигналов.40 Изобретение относится к вычислительной технике и может бытьиспользовано для управления обменом информации между каналом ввода - вы-вода и периферийными устройствамицифровых вычислительных машин, а так же при конструировании вычислительных систем.Устройство предназначено для управления электрофицированной пишущей машиной ".Сопзц 1-260". (ЭПИ ). 10Известно. Устройство. ввода-вывода информации, содержащее регистры, блок выдачи управляющих сигналов, блок контроля режимов, блок выдачи . информации, схему выборки, блок указания состояния и блок регулиро" вания запросов, и выполняющее функции управления обменом информации между входными и выходными шинами, к которым подключены устройства ввода-вывода 1 .Недостатком устройства являются ограниченные функциональные возможности из-за того, что оно прини- мает и выдает на печать байт информации, и на время, необходимое на распечатку выводимого объема информации, процессор прерывает выполнение основной программы.При периодическом выводе большого объема информации, что необходимо, З 0 например, в автоматизированных системах управления технологическими процессами, снижается коэффициент использования аппаратуры (отношение времени использования оборудования 35 к календарному времени ).Наиболее близким к изобретению по технической сущности является устройство для вывода информации, содержащее дешифратор управляющих сигналов исхему прерывания, схему управления клавиатурой ЭПМ, схему управления фотоэлектрическим устройством ввода с перфоленты и схему управления печатью 2 .45Недостатком устройства являются ограниченные функциональные.возмож-ности из-за большой загрузки процессора операциями по выводу информации.Цель изобретения - повышение быстродействия устройства.Указанная цель достигается тем, что в устройство для вывода информа, ции, содержащее регистр, первый вход которого является управляющим вхо дом устройства, а выход - управляю щим выходом устройства, формирова:тель сигналов, один выход котррого подсоединен к управляющему входу блока сопряжения с печатью, выход ко-.60 торого является соответствующим информационным выходом устройства, ,введены с первого по третий элемен-, ты ИЛИ, первый и второй элементы задержки, формирователи импульсов.654 и адреса; счетчик байтов, элемент совпадения, блок буферной памяти и элемент И, управляющие входы блока буферной памяти, входы формирователя импульсов и первого элемента задержки являются управляющим входом устройства, выход формирователя импульсов соединен с первыми входами первого элемента ИЛИ и счетчика байтов, выход первого элемента задержки соединен с первыми входами второго и третьего элементов ИЛИ, информационные входы блока памяти являются соответствующими информационными входами устройства, а выходы подключены к соответствующим входам блока сопряжения с печатью, другой выход формирователя сигналов соединен с.первым входом элемента И, .с вторым входом первого элемента ИЛИ и через второй элемент задержки с вторыми входами регистра состояния и второго элемента ИЛИ, выход которого и выход первого ИЛИ подключены к соответствующим входам формирова-. теля адреса, выход которого соединен с информационным входом блока буферной памяти, один выход формирова-. теля сигналов подключен к второму входу счетчика байтов, выход которого через элемент совпадения под-. ключен к второму входу элемента И, выход которого соединен с вторым входом элемента ИЛИ., выход которого подключен к входу формирователя сигналов.На чертеже изображена блок-схема устройства.Устройство содержит с первого по третий элементы ИЛИ 1-3, первый и второй элементы 4 и 5 задержки, формирователь 6 адреса, счетчик 7 байтов, формирователь 8 импульсов, элемент И 9, регистр 10 состояния, блок 11 буферной памяти, элемент 12 совпадения, блок 13 сопряжения спечатью, формирователь 14 сигналов.Устройство работает в два цикла.В первом цикле происходит загрузка в блок 11 части выводимой информации, объем которой определяется его емкостью. Вывод информации процессором осуществляется стандартными циклами обращения к каналу обмена. Каждый байт сопровождается управляющим сигналом "Вывод", который пос,ле дешифрации поступает на вход "Запись-считывание" блока 11 и фор" мирователя 8 импульсов. К началу цикла формирователь 6 адреса устанавливает на адресных входах блока 11 нулевой адрес. На выходе формирователя 14 отсутствуют сигналы фПечать" и "Пауза", на выходе счетчика 7 - ноль, на выходе регистра 10 " сигнал запроса. По первому .сигналу "Вывод" от процессора происходит запись первого байта выво-. димой информации в блок 11 по нулевому адресу и срабатывается регистр10. Сигнал, сформйрованный формирователем 3 по заднему фронту сигнала "Вывод", увеличит на единицу содержимое счетчика 7 и через элементИЛИ 1 содержимое формирователя б. По следующему сигналу "Вывод" очередной байт информации записывается по очередному адресу. Цикл записи кончается, когда в течение временизадержки элемента 4 не приходиточередной сигнал,"Вывод". Время за- .держки элементов 4 и 5 выбираетсянемного больше периода следованиясигналов "Вывод" и "Пауза" соответственно.Сигнал с элемента, 4 через элементИЛИ 2 сбрасывает формировательт.е, устанавливает на его.выходенулевой адрес и через элемент ИЛИзапускает Формирователь 14 с еговыхода. Сигнал ."Печатьф включаетблок 13 и ЭМП печатает первый байтинформации. Этот же сигнал поступает навход "Минус" счетчика 7 и уменьшает его Содержимое на единицу. Послесигнала "Печать" формирователь 14вырабатывает сигнал 1 Пауза". Этотсигнал через элемент ИЛИ 1 поступает иа вход фПлюс" Формирователя 6,устанавливая следующий адрес на ад ресном входе блока 11, а также черезэлемент И 9 и элемент ИЛИ вновь .запускает Формирователь 14 и происходит печать очередного байта. Раз-решающий сигнал от элемента совпадения поступает на вход элемента И 9 постоянно до окончания распечаткинаходящейся в блоке 11 информации, т.е. до установления в счетчике 7 нулевого значения, что означает окончание цикла печати.После окончания печати выведенной части информации элемент 5 задержки попоследнему сигналу "Паузафформирует импульс, по которому ре, гистр 10 вэводится и в зависимостиот выбранного режима работа выставляет флаг на седьмой разряд шины.данные - адрес канала обмена ( для 10 программных операций с опросом флага ) или запускается схема прерывания устройства управления не.по,казана) . Этим же импульсоМ сбрасывается формирователь б. Далее цикл 15 .загрузки и печати очередной частивыводимой информации повторяются.Счетчик 7 байт информации, позволит устройству работать, когда напечать выводится переменное количество информации, объем которой может быть меньше объема блока буФерной памяти.Устройство имеет высокий коэффициент использования оборудования, 25, достигаемый тем, что в случае обмена данными процессорами с устройством ввода-вывода посредством про-граммных операций с опросом Флагаили при выполнении программы обслу. -живания с использованием средств прерывания, можно сократить количествоопросов и прерываний в число раз,прямо пропорциональное емкости бу- .Ферного. ОЗУ..Предлагаемое устройство позволит 35 увеличить скорость. выполнения процессором всей программы за счетсокращения времени, затрачиваемогоим на вывод данных на печать (иэрасчета 99,9 с на 1 кБайт информа О ции).1043618 Составитель И.Алексеевактор Н.Бобкова Техред С.Мигунова Корректор Ю,Макаренко Заказ 7337/ МВилиал ППП фПатеит", г. Ужгород,. Ул. Проектная, 41 Тираж 706 ВНИИПИ Государственного по делам изобретений и 113035, Москва, ж, Ра