Аналого-цифровой преобразователь
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОЦИАЛИСТИЧЕСНИХ 3 К 1 3(5 ОПИСАНИЕ ИЗОБРЕТЕНИЯ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОНИТЕТ СОС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(54)(57) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗО-. ВАТЕЛЬ, содержащий источник. вход-ного сигнала, выход которого соеди: - нен с первым входом устройства вы.-. борки входного сигнала, выход ко-, торого соединен с первым входом первого из 2 ппоследовательно соеди-:ненных устройств задержки и запоми-"нания сигнала, где П - число еди- ничных разрядов; вторые выходы нечетных устройств задержки И запоминания сигнала соединены с первыми входами о устройств выборки выходного кода, вторые входы которых соединены со вторыми входами нечетных устройств задержки н запоминания сигнала и первой шиной тактовых импульсов, а выход первого устройства выборки выходного кода соединен с входом первого регистра сдвига, выход которого соединен с первой выходной шиной, вторые входы устройства выборки входного сигнала и четных устройств задержки и запоминания сигнала соединены со второй шиной тактовых импульсов,:о т л и ч а ю щ и й с ятем,. что, с целью уменьшения периода квантования аналогоцифрового преобразователя, введены -2 регистров сдвига, входы которых соединены с выходами .устройств выборки выходного кода,.а выходы - с соответствующими ивыходными ши- а нами,60 65 Изобретение относится к устрой - ствам импульсной техники и предназначено для использования в цифровых измерительных приборах, устройствах автоматического управления, в системах сбора и обработки данных.Известен аналого-цифровой преобразователь .последовательного счета на основе приборов с зарядовой связью, содержащий источник входного сигнала, выход которого соединен с первым входом устройства выборки входного сигнала, 2 п-,1 устройств задержки и запоминания сигнала, где и - число двоичных разрядов преобразователя, все устройства задержки и запоминания сигнала, кроме 2 п-го, имеют по два входа и два выхода, 2 п-ое устройство задержки и запоминания сигнала имеет два входа и один выход, первый выход каждого устройства задержки и запоминаний сигнала соединен с первым входом последующего устройства задержки и запоминания сигнала, выход устройства ныборки входного сигнала соединен с первым входом первого устройства задержки и запоминания сигнала, выход 2 п-го устройства задержки и запоминания сигнала и вторые выходы остальных устройстн задержки и запоминания сигнала соединены с первыми входами 2 пустройств выборки выходного кода, вторые входы устройства выборки входного сигнала и устройств ныборки выходного кода подсоединены к первой шине тактоных импульсов питания, вторые входы устройств задержки и запоминания сигнала соединены со второй шиной тактовых импульсов питания 1).Недостатком данного аналого-цифрового преобразователя является большой период квантования входного сигнала, что существенно снижает его быстродействие.Цель изобретения - уменьшение периода квантования аналого-цифрового преобразователя.Поставленная цель достигается тем, что в аналого-цифровой преобразователь, содержащий источник входного сигнала, выход которого соединен с первым входом устройства выборки входного сигнала, выход которого соединен с первым входом первого иэ 2 ппоследовательно соединенных устройств задержки и запоминания сигнала, где )1 - число единичных разрядов, вторые выходы нечетных устройств задержки и запоминания соединены с первыми входами и устройств выборки выходного кода, вторые входы которых соединены с вторыми входами нечет,ных устройств задержки и запоминания сигнала и первой шиной такто 5 10 15 20 25 30 35 40 45 50 55 вых импульсов, а выход первого устройства выборки выходного кода соединен с входом йервого регистрасдвига, выход которого соединен спервой выходной шиной, вторые входы устройства выборки входного сигнала и четных устройств задержки и запоминания сигнала соединеныс второй шиной тактовых импульсов,введены и -2 регистров сдвига, входы которых соединены с выходами устройств выборки выходного кода, авыходы - с соответствующимин -2выходными шинами.На фиг. 1 представлена структурная схема аналого-цифрового преобразователя; на фиг. 2 - временныедиаграммы тактовых импульсов,Преобразователь содержит источник1 входного сигнала, устройство 2ныборки входного сигнала, устройства 3 - 7 задержки и запоминаниясигналов, устройство 8 - 10 выборкивыходного кода, выходную шину 11устройства выборки выходного кода,регистры 12 и 13 сдвига, выходныешины 14 и 15 регистров сдвига, шины 16 и 17 тактовых импульсов питания,На фиг. 2 показаны временные диаграммы тактовых импульсов питанияФи Ф 2 (а, б ), напряжения 08 навйходе источника входного сйгнала (в) напряжения Она выходе устройства выборки входного сигнала(ъ) напряжения (.) на втором выходепервого устройства задержки и запоминания сигнала ( д), напряжения навыходе первого устройства выборкивыходного кода (е), напряжение О )на выходе последнего устройствазадержки и запоминания сигнала (ж),напряжение О на выходе последнегоустройства вйборки выходного кода (Ъ).Выход источника 1 входного сигнала, соединен с первым входомустройства 2 выборки входного сигнала, последовательно соединенныеустройства 3 - 7 задержки и запоминания сигналила, причем устройства4 и б подсоединены между 3 и 5 и 57 соответственно, устройства 8 - 10выборки выходного кода, имеющеговыходную шину 11, регистры 12 и 13сдвига, имеющие выходные шины 14и 15, шины 16 и 17 тактовых импульсов питания. Вторые входы устрой- .ства 4 и б задержки и запоминаниясигнала и устройства 2 выборки выходного сигнала подсоединены к шине 16 тактовых импульсов питания,вторые входы устройства 3, 5 и 7задержки и запоминания сигнала иустройств 8 - 10 выборки выходногокода подсоединены к шине 17 тактовых импульсов питания, выходы устройств 8 и 9 выборки выходногокода соединены с входами регистров12 и 13 сдвига соответственно, вторые выходы устройств 3, 5 и 7 задержки и запоминания соединены с входами устройств 8 - 10 выборки выходного кода, соответственно,Аналого-цифровой преобразователь работает следующим образом.На шину 16 подается напряжение тактовых импульсов питания фазы (фиг, 2 а)а на шину 17 - фазы ф 2 (фиг. 2 Е). Устройство 8 выборки выходного кода имеет пороговое на- пряжение Мрфравное 1/40 ах устройство 9 выборки выходного кода - 1/20 вх м устройство 10 выборки выходного кода - 3/40 ех макс где Ом- максимальное напряже,ние входного сигнала. В начальный момент времени 1=О устройство 2 выборки входного сигнала осуществляет квантование по времени входно. - го сигналаОвк подаваемого с выхода источника 1 входного сигнала (фиг.2 в 1). В момент времени С = Т/2, где Т - период тактовых импульсов питания, сигнал с выхода устройства 2 выборки входного сигналаОг(0)=0 (О) поступает на вход устройства 3 заде- раки и запоминания, с выхода которого сигналО(Т/2) = Овх(0), поступает на вход устройства 8 выборки выходного кода (фиг. 2 д). В зависимости от величины преобразуемого сигнала О 3 на выходе устройства 8 выборки выходного кода поянляется логический сигнал а.1 равный:О 03 с 2 Овх макс а(т/2) =,2 Н,Ца фиг. 2 д дляФ,= ТР а., =О, так как 13(т 2)(2 ",ОНмакс. Логический сигнал Ф вводится в регистр 12 сдвига, на выходе 14 которого он появляется в момент времени С"2 Т . В момент времени С:Т осуществляется, новая выборка входного сигнала 0(Т) 0 в 1, ( Т). Сигнал с выхода устройсФва 3 задержки и запоминания, равный 0 вх(Щ поступает на вход устройства 4 задержки и запоминания сигнала. В моментвремени 1:1 г Т с выходов устройства3 и 5 задержки и запоминания сигнала на входы устройства 8 и 9 выборки выходного кода поступают сигналы 03(1 г Т) =ОвхТ и 05(1 г Т) =Бах(0)соответственно, с выходов которыхлогические сигналы а(1 1 Т) и аг (1 г Т)вводятся в регистры 12 и 13 сдвига,2 г гкоторые осуществляют задержку логи 10 ческих сигналов на время равное 2и 1 1/2, соответственно, В моментнремени С = 2 1/2 с выходов устФройств 3, 5 и 7 задержки и запоминания сигналов на нходы устройств15 8 - 10 выборки выходного кода поступают сигналы Ог(."т)=Он(2 т);ч(211:Ощ 1 т и.О (-т) аи о,соответственнб (фиг, 2). С выходон14 и 15 регистров 12 и 13 сдвигаи с выхода 11 устройства 10 выборкивыходного йода (фиг, 2 ъ) в моментвремени 1 = 2-Т снимается параллегльный единичный код аа а , соответствующей выборке входного сигналав момент времени С = О, Для фиг.2имеет аа 2 аз= 0,0,0 для 08 х(О)аагаз= 1,1,0 для Овх(т) и ао 12 аз =1, 1,1 для Овх(2 Т),Таким образом, в аналого-цифровом преобразователе время преобраэонания Тп одной. выборки вход)1 огосигнала (Ф равно Тр=(2 и-Я .)Та период квантования Т входногосигнала равен периоду тактовых им 35 пульсон питания Тк - Т, т.е. на входепреобразователя новая выборка входного аналогового сигнала осуществляется каждый тактовый период.Уменьшение периода квантования40 входного сигнала у предлагаемогоаналого-цифрового преобразонателядостигается путем одновременной обработки в аналого-цифровом преобраэователе 2 Йвременных выбороквходного сигнала, вследствие. чегоповышается быстродействие преобразования.1042174 фь. ЮФиа.й ред Ж. Кастелевич ора Редакто ловикПодписное филиал ППП "Патент", г. Ужгород, ул. Проектн Вере Указ 7147/57 Тираа 936 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, Раущомитет откры кая на
СмотретьЗаявка
2923342, 12.05.1980
ПРОЕКТНО-ТЕХНОЛОГИЧЕСКИЙ И НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ НАУЧНО-ПРОИЗВОДСТВЕННОГО ОБЪЕДИНЕНИЯ "ТЕМП"
АНДРЕЕВА АННА ВАСИЛЬЕВНА, БИБЯЕВ ПЕТР ПЕТРОВИЧ, ПУГАЧЕВ АЛЕКСАНДР ФЕДОРОВИЧ, СМОРЫГО ОЛЕГ ГЕОРГИЕВИЧ
МПК / Метки
МПК: H03K 13/17
Метки: аналого-цифровой
Опубликовано: 15.09.1983
Код ссылки
<a href="https://patents.su/4-1042174-analogo-cifrovojj-preobrazovatel.html" target="_blank" rel="follow" title="База патентов СССР">Аналого-цифровой преобразователь</a>
Предыдущий патент: Преобразователь напряжения в цифровой код
Следующий патент: Преобразователь напряжения в интервал времени
Случайный патент: Способ борьбы с пучением пород почвы