Цифровой формирователь частотно-манипулированных сигналов

101245 СНИХ ИСТИЧЕСНИХ, А СПУБЛИ 27 п Н ГОСУДАРСТВЕННЫЙ НОМ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ ИТЕТ СССР ОТКРЫТИЙ(Рб) 1. Машбиц Л.М. ЦиФровая обра.ботка сигналов в радиотелеграфной связи, М., "Связь", 1974, с. 87.2. Анализ методов прямого цифрового синтеза частоты. Отчет по НИР, инв, Р Б 723832, М., ВЗЭИС, 1978, с. 44 (прототип).(54)(57) ЦИФРОВОЙ ФОРМИРОВАТЕЛЬ ЧАСТОТНО-МАНИПУЛИРОВАННЫХ СИГНАЛОВ, содержащий последовательно соединенные первый формирователь адресных сигна-. лов и первый преобразователь кодов, второй .вход которого соединен со вторым выходом первого формирователя адресных сигналов, установочный вход которого соединен с выходом фор мирователя сигнала начальной установ ки, а также опорный генератор и последовательно соединенные блок памяти и второй преобразователь кодов, о т л и ч а ю щ и й с я тем, что, с целью сужения спектра частот, введены последовательно соединенные пер вый инвертор, первый коммутатор, вто рой Формирователь адресных сигналов, третий преобразователь кодов и второ коммутатор, последовательно соединен ные второй инвертор, третий и четвертый коммутаторы и последовательно соединенные делитель частоты иформирователь тактовых сигналов,причем вход первого инвертора подключен ко второму входу первого коммутатора, выход которого подключен куправляющему входу первого Формирователя адресных сигналов, третий выход которого подключен ко входу второго инвертора и ко второму входутретьего коммутатора, выход формирователя сигнала начальной установкиподключен к установочному входу второго формирователя адресных сигналоввторой выход которого подключен ко.второму входу третьего преобразователя кодов, а третий выход - ко второму входу четвертого коммутатора, выход которого подключен к управляющему входу второго преобразователякодов, выход первого преобразователя кодов подключен ко второму входувторого коммутатора, выход которогоподключен ко входу блока памяти, вы.ход опорного генератора подключен к.управляющим входам второго и четвертого коммутаторов и ко входу делителя частоты, выход которого подключенк стробирующему входу первого коммутатора, а выход формирователятактовых сигналов подключен к упй равляющему входу третьего коммутатора,ева ОПИСАНИЕ ИЗОБРЕТЕНИИзобретение относится к Радиосвя" зи и может найти применение в аппаратуре телеграфной радиосвязи с использованием частотно-манипулированных сигналов.Известен цифровой формирователь частотно-манипулированных сигналов, содержащий опорный генератор, делитель частоты и блок управленияНедостаток такого, цифрового формирователя частотно-манипулированныхсигналов состоит в том, что он не позволяет получить комплексную огибающую частотно-манипулированного сигнала.Известен также цифровой формирователь частотно-.манипулированных сигналов, содержащий последовательно 10 соединенные первый Формирователь адресных сигналов и первый преобразователь кодов, второй вход которого соединен со вторым выходом первого формирователя адресных сигналов, установочный вход которого соединен с выходом формирователя сигнала начальной установки, а также опорный генератор и последовательно соединенные блок памяти и второй преобразователь кодов 23.Недостаток известного цифрового формирователя частотно-манипулированных сигналов состоит в том, что 30 спектр формиремого частотно-манипулированного сигнала содержит паразитные зеркальные составляющие .Цель изобретения - сужение спектра частот.35для,цостижения укаэанной цели в цифровой формирователь частотно. манипулированных сигналов, содержащий последовательно соединенные первый формирователь адресных сигналов 40 и первый преобразователь кодов, второй вход которого соединен со вторым выходом первого формирователя адрес"ных сигналов, установочный вход которого соединен с выходом формиро вателя сигнала начальной установки, а также опорный генератор и последовательно ооединенные блок памяти и второй преобразователь кодов, .вве.девы последовательно соединенные первый инвертор, первый коммутатор, второй формирователь адресным сигналов, третий преобразователь кодов и второй коммутатор, последовательно соединенные второй инвертор, третий и четвертый коммутаторы и последовательно соединенные делитель частоты и Формирователь тактовых сигцалов, причем вход первого инвертора подключен ко второму входу первого коммутатора, выход которого подключен к управляющему входу первого Формирователя адресных сигналов, третий выход которого подключен ко входу второго инвертора и ко второму входу третьего коммутатора, выход Формирователя сигнала начальной установки подключен к установочному входу второго Формирователя адресных сигналов, второй выход которого подключен ко второму входу третьего преобразователя кодов, а третий выход - ко вто" рому входу четвертого коммутатора, выход которого подключен к управляю щему входу второго преобразователя кодов, выход первого преобразователя кодов подключен ко второму входу второго коммутатора, выход которого подключен ко входу блока памяти, выход опорного генератора подключен к управляющим входам второго и четвертого коммутаторов и ко входу делителя частоты, выход которого подключен к стробирующему входу первого коммутатора, а вымод формирователя тактовых сигналов подключен к управляю" щему входу третьего коммутатора.На чертеже изображена структурная схема цифрового формирователя частотно"манипулированных сигналов.ЦиФровой Формирователь частотноманипулированных сигналов содержит первый коммутатор 1, первый инвертор 2, первый формирователь .адресных сигналов 3, второй Формирователь адресных сигналов 4, первый преобразователь кодов 5, второй инвертор 6, второй коммутатор 7, блок памяти 8, второй преобразователь кодов 9, третий коммутатор 10, третий преобразователь кодов 11, четвертый коммутатор 12, опорный генератор 13, делитель частоты 14, формирователь тактовых импульсов 15 и формирователь сигнала начальной установки 16.1Цифровой формирователь частотноманипулированных сигналов работает следующим образом.формирование адреса эюЯ 1 и созе осуществляется соответствующими Формирователями адресных сигналов 3,4, выполненных на основе реверсивнйх двоичных счетчиков, которые в режиме нажатия суммируют код числа, а в режиме отжатия - вычитают. Синхронизация работы формирователей адресных сигналов 3,4 производится импульсами с выходов формирователя сигнала начальной установки 16, записывающим в разряды первого Формирователя адресных сигналов 3 все нули, в разряды вторОго формирователя адресных сигналов 4, кроме энакового - нули, а в знаковый - единицу, что соответствует начальным точкам отсчета зп Я и соЖ 1. Низкочастотный модулирующий информационный сигнал поступает на управляющий вход первого коммутатора 1, который в режиме нажатия подключает код частоты к прямым входам формирователей адресных сигналов 3,4, а в режиме отжатия к реверсивным, Иервые К разрядов формирователей адресных сигналов3 и 4 служат для формирования адресных сигналов для блока памяти 8 иподключены к первым входам соответственно первого 5 я третьего 11 преобразователей кодов. К+2 -й разряд Формирователей адресных сигналов 5 3 и 4, называющийся квадрантным, соедийен со вторыми входами соответственно первого 5 н третьего 11 преобразователей кодов. Он определяет квадрант комплексной плоскости, в 10 которомв каждый тактовый момент времени нахрдится выборка синусоиды или косинусоиды, Первый 5 и третий 11 преобразователи кодов обеспечи" :вают передачу информации в прямом 15 коде на отрезке синусоидального колебания от момента перехода через "О" до достижения точки экстремума и в инверсном- на отрезке синусоиды от точки экстремума до перехода через "Оф, К+2 -й разряд Формирователей адресных сигналов 3 и 4 используется для Формирования знака цифровой выборки, при этом "0" соответствует знаку фплюс", "1" - знаку "минус". Сигналы с выходов знаковых разрядов Формирователей адресных сигналов 3;4 поступают на соответствующие входы четвертого коммутатора 12. Причем знаковый разряд второго Формирователя адресного сигналов 4 соединен 30 непосредственно, апервого - через второй инвертор 6 и третий коммутатор 10, предназначенные для инверсии знака составляющей -раей% комплексного числа по тактовому сигналу с вы- З 5 хода Формирователя тактовых импульсов 15. Четвертый коммутатор 12 знака служит для подключения знака соответствующей цифровой выборки зМЯВисаак управляющему входу второго Спреобразователя кодов 9 и к выходу устройства. Второй коммутатор 7 обеспечивает последовательное подключение адреса э 1 пЯФ и соэЖк адрес,. ным шинам блока памяти 8. При после" довательном подключении к адресным шинам блока памяти 8 сигналов адреса цифровой выборки эМЯ 1 и созЯ 1 происходит считывание значений выборки с выходов блока памяти 8 в виде А-разрядного числа, причем вначале считывается комплексно-сопряженное число йе+ и Этого), Блок памяти 8 используется с полной дешифрацией адреса. В блоке памяти 8 записаны и хранятся И чисел-отсчетов синусоидального колебания с шагомВ целях уменьшения обьема памятГи в блоке памяти 8 хранятся отсчеты синусоиу только первого квадранта от О до в , Далее происходит преобразование в дополнительный код и выдача числа на выход.Управление работой второго 7 и:- четвертого коммутаторов 12 осуществляется сигналами с выхода опорного генератора 13, управление работой первого коммутатора 1 осуществляется сигналами с выхода делителя частоты 14, а управление работой третьего коммутатора 10 осуществляется сигналами с выхода формирователя тактовых сигналов 15,Технико-экономический эффект изобретения состоит в том, что циф" ровой Формирователь частотно-манипулированных сигналов обеспечивает комплексное представление частотно-мани" пулированных сигналов беэ паразитных . зеркальных составляющих в спектре ФОрмируемого сигнала.-35, Раушска тетарытийнаб ректор Е. Рошко