Адаптивное резервированное устройство

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Совз СоветскихСоцнаенстнческнаРеспублнк 11) 1 003403(61) Дополнительное к авт. свид-ву 151)М Кл з Н 05 К 10/00 5 06 Р 11/20 с присоединением заявки М -Государственный комитет СССР ио делам зобретений и юткрытий(54) АДАПТИВНОЕ РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО Изобретение относитя кавтомати- ке. и"вычислительной технике и может найти применение в цифровых устройствах различного назначения, например в цифровых вычислительных и управляющих комплексах, устройствах передачи данных, сйстемах автоматического контроля при повышенных требованиях.к их надежности.10Известно адаптивное мажоритарное устройство, содержащее три резервируемых блока, блоки контроля, входы которых соединены с выходами резервируемых блоков и выходом восстанавливающего блока, блоки адапта ции, выходы которых соединены с соответствующими управлякщими входами восстанавливающего блока, первый и второй выходы каждого блока контроля соединены с одноименными входами соответствующего блока адаптации, а выходы резервируемых блоков соединены с соответствующими информационными входами восстанавливающего блока 11. 25.Недостатком данного устройства является то, что для использования еГо в больших вычислительных и управляющих комплексах, имеющих большое количество резервируемых блоков, 30 в системе значительно увеличивается плотность элементов; сконцентрированных, например, на печатных. платах. Причем элементы (И, ИЛИ, счетчики и триггеры)имеют невысокую степень интеграции, что, в свою очередь, приводит к большим объемам и весам, Кроме того, устройство не обладает достаточно высокими покаэателями надежности из-за избыточности элементов и сложности методов самоконтроля в процессе выполнения алгоритма основной программы.Наиболее близким по технической сущности к предлагаемому является адаптивное резервированное устройство, содержащее в каждом канале блок несовпадения, вход которого соединен с выходом резервируемого блока и входом первого элемента И, выход которого подключен к входу восстанавливающего блока, выход которого подключен к вторым входам блоков несовпадения, накопитель, второй элемент И, формирователь импульсов, генератор тактовых импульсов и делитель, входы формирователя импульсов соединены с выходами накопителя, а выход - с вторым входом элемента И, вход накопителя подключен к выхо 1003403,ду второго элемента И, первый входкоторого соединен с выходом блоканесовпадения, второй вход - с выходом Формирователя импульсов, а третий - с выходом делителя, вход которого соединен с выходом генератора тактовых импульсов 23В известном уфройстве проблема непрерывного контроля ошибок резервируемых блоков решена тем, что такие ошибки подсчитываются и накапливаются до определенного предела, после чего информация с отказавшего блока отключается и не поступает с этого момента на восстанавливающий орган. Однако в больших цифровых вычислительных и управляющих комплексах, в устройствах передачи данных, в системах автоматического контроля и других дискретных устройствах, решающих достаточно сложные задачи, информация прежде чем поступить на управляющие исполнительные) органы проходит целый ряд резервируемых блоков, объединяемых в систему комплекс), через восстанавливающие органы. В таком случае для обеспечения требуемых показателей надежности нри возникновении сбоев перед каждым иэ восстанавливающих органов после резервируемых блоков необходимо размещать элементы несовпадений элементы И, накопители, формирователи и вторые элементы И) . При большом числе .восстанавливающих органов (при реализации сложных алгоритмов преобразования дискретной информа 10 15 20 25 30 35 ции это приводит к большому количеству вспомогательной аппарутры, непо-.средственно не участвующей в обработке информации по алгоритму. Кроме того, такое построение затрудняет диагностику этих узлов, что снижает надежность устройств. ИЛИ, оперативный запоминающйй блок и по числу резервируемых блоков триггерысдвига и триггеры ошибок, выходы которых подключены к вторым входам первых элементов И, информационный входкаждого триггера ошибок соединен свыходом одноименного триггера сдвига 65 Цель изобретения - упрощение и повышение надежности устройства.Поставленная цель достигается тем, что в адаптивное резервированное устройство, содержащее генератор тактовых импульсов, делитель частоты и в каждом канале первые элементы И, выходы которых подключены к входам соответствующих восстанавливающих, блоков, соединенных выходами в каждом канале с первыми входами элементов несовпадения, вторые входы которых соединены с выходами резер вируеьых блоков и первыми входами первых элементов И, введены в каждыйка-, нал блок вторых элементов И, элементы и с первым информационным входом последующего триггера сдвига, вторые информационные входы триггеров сдвига соединены с выходами соответствующих элементов несовпадения, выход последнего триггера сдвига подклю,чен к входам записи оперативного запоминающего блока, выходы разрядов которого соединены с входами вторых элементов И блока, выходы которых через элемент ИЛИ подключены к первому информационному входу первого триггера сдвига, входы синхронизации триггеров сдвига и ошибок, адрес ные входы,. синхровходы и входы за-. писи-считывания оперативного запоминающего блока подключены к одноименным выходам делителя частоты.На фиг. 1 представлена блок-схема предлагаемого устройства, на фиг. 2 - временная диаграмма его работы.Устройство содержит канал 1 резервирования, генератор 2 тактовых импульсов, делитель 3 частоты, вос-. станавливающие блоки 4, входы 5 резервируемых блоков б, элементы 7 несовпадения, оперативный запоминающий блок 8 с разрядами 8 -8 П, триггеры 9 сдвига, триггеры 10 ошибок, блок вторых элементов И 11, элемент ИЛИ 12, первые элементы И 13, выходы 14 восстанавливающих блоков 4, входы 15 "Управление" для связи с цифровым вычислительным комплексом ЦВК 15, адресные входы 1 б блока 8, информационный вход 17 блока 8, вход 18 управления блокировкой делителя 3, Кроме того, на Фиг, 2 обозначен." выход С 1 синхроимпульсов делителя 3 для параллельной записи информации в триггеры сдвига от элементов 7 несовпадения, выход С 2 сиихроимпульсов делителя 3 для параллельной за" писи информации об ошибках в триггеры 10 ошибок, синхроимпульсы СК сдви,га триггеров 9 сдвига, Запись-Считывание вход для управления записью или считыванием блока 8 и выходы 1 Т, 2 Т, МТ делителя Э, определяющие последовательность работы раз.рядов оперативного запоминающего в режиме "запись".ФУстройство работает следующим образом.На входы 5 резервируемых блоков б, реализирующих каждый свой алгоритм функционирования, поступает цифровая информация. После преобразования информация с каждого иэ блоков б поступает на входы элементов И 13, а с их выходов - на входы восстанавливающих блоков 4, реализующих пороговую функцию 2 из. п, позволяющую обеспечить правильное значение выходного сигнала до тех пор, пока исправ" Ныдва любых иэ П блоков. Информация с выхода резервируемого б ивОсстанавливающего 4 блоков сравнивается элементом 7 несовпадения,вырабатывающим сигнал несовпадения.В процессе работы генератор 2 и делитель 3 вырабатывают синхросигналый управляющие импульсы в соотнетствии с временной диаграммой. Импульс"эаписьф предшествует каждому изимпульсов СК сдвига, разрешение сблока 4 на считывание подается новсе остальное время в соответствиис присутствующим адресом. Сменаадреса происходит с каждым импульсом сдвига перед выдачей команды"запись"- 15В исходном состоянии содержимоеоперативного запоминающего блокаравно О, а триггеры 10 выдают разрешение на элементы И 13 для прохождения информации резервируемых блоков ;дб на восстанавливающий блок 4,При поступлении на входы триггеров 9 синхроимпульсов С 1 информацияо несовпадении выходов блоков б и4 записывается в каждый из соответствующих триггеров 9. Затем с импульсом "запись" эта информация записывается в первый разряд блока 8 поадресу последнего из триггеров 9сдвига. Затем последующие импульсысдвига изменяют как адрес оперативного запоминающего устройства, таки передвигают информацию верхнихфиг. 1) триггеров 9 к нижнему, а снего информация записывается в блок8. При этом триггеры сдвига замкнутыпутем соединения выхода элементаИ 11 через элемент ИЛИ 12 с информационным входом нерхнего по чертежутриггера 9, т,е, одновременно сосдвигом информации и считыванием с 40последнего триггера в первый триггер9 записывается информация сравненияпо каждому адресу выходной информации параллельно со всех М разрядовблока 8. Таким образом, чтобы записать сигнал ошибки в триггер 9 покакому-либо адресу, сигнал с элемента 7 несовпадения должен записываться подряд в течение М циклов, таккак после цикла сдвига повторяются . 59те же адреса, но запись ведется вочередной разряд блока 8 согласно.тактам 1 Т, 2 Т МТ.1В конце каждого иэ циклов импульсом С 2 информация об ошибках переписывается в триггеры 10, которыеразрешают или запрещают прохождениеинформации с блоков б на восстанавливающий блок 4. Как уже было сказано выше, блок 4 реализует пороговую функцию 2 иэ и , а далее каждыйиз резервируемых блоков с блоком 4работает аналогично известному устройству, обеспечивая те же, что и визвестном устройстве, значения веро ятности неотключения отказавшего канала за определенное время и вероятностей ошибочного отключения из-за сбоев при выборе определенной тактовой частоты для случая МЗ для известного ус 1 ройстна это аналогично днухразрядному реверсивному счетчику) .Технико-экономический эффект от применения предлагаемого устройства возрастает с увеличением в системах количества резервируемых блоков б и определяется теми потерями, которые предотвращаются н системе за счет своевременного обнаружения и отключения отказавших блоков, и экономией оборудования за счет исключения в каждой цепи от блока б до блока 4 реверсивных счетчиков и формирователей, Введенные триггеры гораздо проще и занимают меньше оборудования, а блок 8 представляет собой группу интегральных микросхем на нсе блоки б, а в принципе их задачу может решать центральная или специальная в масштабах комплекса) прецессорная система с ее памятью. Кроме того, связь предлагаемого устройства с ЦВК по входам 15, как уже было подчеркнут, открывает огромные возможности как для диагностики, так и для совершенствования алгоритмов адаптации путем записи н триггеры 9 информации от ЦВК, где сосредо-ачинается нся информация об отказах и сбоях.Формула изобретенияАдаптивное резервированное, устройство, содержащее генератор тактовых импульсов, делитель частоты н в каждом канале первые элементы И, выходы которых подключены к входам соответствующих восстанавливающих блоков, соединенных выходами в каждом канале с первыми входами элемен тон несовпадения, вторые входы кото-. рых соединены с выходами резервируемых блокон и первыми нходами первым элементов И, о т л и ч а ю щ е е с я тем, что, с целью упрощения и повышения надежности устройства, оно содержит в каждом канале .блок вторых элементов И, элементы ИЛИ, оперативный запоминающий блок и по числу резервируемых блоков триггеры сдвига и триггеры ошибок, выходы которых подключены к вторым входам первых эле ментов И, информационный вход каждого триггера ошибок соединен с выходом одноименного триггера сдвига и с первым информационным входом последующего триггера сдвига, вторые информационные входы триггеров сдвига соединены с выходами соответствующих элементов несовпадения, выход1003403 последнего триггера сдвига подключен ключен к входам записи оперативного запоминающего блока, выходы разрядов которого соединены с входамивторых эЛементов И блока, выходы которых через элемент ИЛИ подключены 5к первому инФормационному входу первого триггера сдвига, входы синхронизации триггеров сдвига и ошибок,адресные входы, синхровходы и входы записи-считывания оперативного запоминающего блока подключены к одноименным выходам делителя частоты.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР9 4957 б 7, кл. Н 05 К 10/00, 1974.2. Авторское свидетельство СССРМ б 19902, кл. Н 05 К 10/00, 1977